扫码关注
核心要点速览
差分对设计的三要素：阻抗匹配、等长控制、耦合对称
紧耦合减少辐射和提高抗干扰，但不是必须，以阻抗连续为优先
等长误差要求与速率相关：低速数十mil，高速数mil量级
蛇形绕线间距建议大于3倍线宽，减少额外耦合影响
面试题
PCB设计中，差分对走线有哪些设计要点？等长绕线应该怎么做？
面试官考察点
面试官问这道题主要看三个层次：第一是基础概念是否清楚，知不知道差分信号为什么要走等长和保持耦合；第二是实践经验够不够，有没有实际做过高速板子，对数值有没有概念；第三是严谨性，会不会给出无条件的固定结论，还是知道分情况讨论。
回答思路
差分对走线优先采用边耦合方式，也就是两条线在同一层平行走。线间距和线宽的比例根据目标差分阻抗确定，常见的100欧姆差分对（FR4板材、50欧姆单端）通常取线间距约等于线宽，也就是紧耦合。
需要说明的是，紧耦合不是强制要求。松耦合的差分对只要阻抗计算准确、保持对称，同样可以满足要求。实际布线中如果空间有限或需要避让其他信号，可以适当增大间距，但要保证整段走线间距一致，避免突变。
差分阻抗由线宽、线间距、介质厚度、介电常数共同决定。FR4板材介电常数约4.2到4.5之间，不同板材和不同层叠结构下数值不同。设计前需要与板厂确认层叠结构，用阻抗计算工具或仿真软件算出准确线宽线距。
常见的差分阻抗标准值：USB和PCIe是90欧姆，LVDS和以太网是100欧姆，DDR4 DQ信号是100欧姆差分。不同接口标准不一样，不能互相套用。
差分对内等长是为了保证两条信号的边沿对齐，减少共模噪声。等长误差要求取决于信号速率：一般低速差分信号（如RS485）对长度差不敏感，几十mil都没问题；USB2.0高速模式建议控制在50mil以内；DDR3数据线组内等长约20mil；PCIe Gen3等高速串行总线要求更严，组内长度差通常控制在5mil到10mil量级。
绕线方法通常用蛇形走线，绕线段的间距建议大于3倍线宽，避免引入额外耦合。绕线位置优先放在靠近接收端一侧，减少反射影响。
差分对换层时两根线要同时打换层过孔，过孔大小和间距保持对称。换层处要加接地过孔提供回流路径，接地过孔尽量靠近差分过孔。参考平面优先选完整的地平面，避免跨过地槽或电源分割。
如果必须跨分割，要提供足够的去耦电容作为交流回流路径，或者在相邻层提供连续的地参考。跨分割会导致阻抗不连续和EMI问题，高速差分信号尽量避免。
追问方向
差分信号的回流路径在参考平面上，跨地分割会打断回流路径，使回流绕道，增加环路面积，带来阻抗不连续、信号反射和EMI辐射问题。虽然差分信号有一定的抗共模干扰能力，但高速信号的回流问题依然会影响信号质量。
紧耦合的优点是差分对外界的EMI辐射小，抗干扰能力强，相同线宽下可以获得更小的差分阻抗。缺点是布线密度高时绕线困难，对内耦合强导致串扰分析更复杂。松耦合的优点是布线灵活，容易满足等长要求；缺点是对外辐射稍大，占用的布线空间更多。
差分对内长度差会导致两条信号的边沿到达时间不一致，在接收端产生时差，转化为共模噪声。共模噪声过大时可能超出接收器的共模抑制范围，导致误码。同时，长度差还会引起EMI问题，因为差模信号会部分转化为共模信号辐射出去。
蛇形绕线如果靠得太近，平行段之间会产生额外的耦合电容和互感，相当于在走线上并联了额外的负载，造成局部阻抗不连续。3倍线宽是一个经验值，在这个距离下，相邻平行线之间的耦合系数降到很低的水平，对阻抗和信号质量的影响可以忽略。这个数值会随着线宽和介质厚度变化，不是绝对固定值。
失分表达
这是典型的无条件结论。差分线间距由目标阻抗和层叠结构决定，不同板材、不同介质厚度下比例不同，不是所有情况都等于线宽。正确的说法是根据阻抗计算结果确定，并与板厂确认。
5mil是高速串行总线的量级，不适用于所有场景。回答时要分情况说，说明不同速率要求不同，这样才体现出经验和严谨性。
差分信号只是对共模干扰有抑制能力，并不是完全不受干扰。当干扰强度超出共模抑制范围，或者干扰在两条线上不对称时，差分信号同样会受影响。而且差分信号的回流路径问题和单端信号一样需要考虑。
准备动作
找一块带高速差分信号的实际PCB（USB、HDMI或DDR都可以），打开PCB文件看看差分对是怎么走的，量一下线宽线距，对照层叠表算一下阻抗是否匹配。亲手算一次蛇形绕线的长度，理解等长是怎么算出来的。
复习IPC-2141和差分阻抗计算公式，了解不同板材（FR4、高频板）对差分阻抗的影响。记住几个常用接口的差分阻抗标准值：USB 90欧姆、LVDS 100欧姆、PCIe 85欧姆（部分版本）。
常见问题补充
核心关键词
差分阻抗、等长匹配、蛇形绕线、紧耦合、松耦合、回流路径、跨分割、共模噪声、相位误差、阻抗连续
