面试题
一个高精度ADC的参考电源用LDO供电,但输出噪声太大,影响采样精度。你会怎么分析和优化?PSRR是什么意思?LDO输出噪声和PSRR有什么关系?
面试官考察点
是否理解LDO噪声的来源和机理
是否清楚PSRR的定义和频率特性
是否掌握降低LDO输出噪声的具体方法
是否有低噪声电源设计的实际经验
能否从多个维度系统地解决问题
回答思路
LDO输出噪声大的问题,我会先从噪声来源分析,再针对性地优化。噪声主要分两大类:一类是LDO自身的本征噪声,包括基准源、误差放大器、调整管的噪声;另一类是输入纹波通过LDO泄露到输出,这跟PSRR有关。
优化方法也分几个层级:最根本的是选低噪声LDO型号,然后用NR引脚加滤波电容降基准噪声,再优化输出电容和PCB布局,最后实在不够就加后级滤波或两级LDO串联。PSRR方面要特别注意它是频率的函数,不能只看一个数值,高频下PSRR会下降很多,这时候要靠输入前置滤波和输出电容来补。
LDO噪声的关键指标
(积分噪声)
(电源抑制比)
(典型值)
测试带宽
核心要点速览
LDO输出噪声 = 本征噪声 + 输入纹波泄露(输入纹波/PSRR)
PSRR是频率的函数,通常DC时最高,随频率升高而下降
低噪声LDO的本征噪声可以低到几uVrms以下,普通LDO可能几十到上百uVrms
NR引脚加电容可以显著降低基准噪声,是最常用的降噪手段
输出电容影响环路稳定性和高频PSRR,选型要兼顾
LDO噪声的两大来源
来源一:LDO自身的本征噪声
LDO内部电路本身会产生噪声,主要包括:
带隙基准源噪声:这是LDO噪声的主要来源之一。带隙基准的电压噪声通常在几十nV/√Hz量级,经过误差放大器和调整管后反映到输出端
误差放大器噪声:误差运放的输入电压噪声和电流噪声会被放大,叠加在输出上
调整管噪声:功率管的闪烁噪声和热噪声,大电流时更明显
反馈电阻噪声:反馈分压电阻的热噪声,电阻越大噪声越大
本征噪声决定了LDO能达到的最低噪声水平,也就是"底子"好不好。底子差的LDO,外围电路再怎么优化也做不到很低的噪声。
来源二:输入纹波泄露
LDO不是理想的,它对输入纹波的抑制能力是有限的,这个抑制能力就是PSRR(Power Supply Rejection Ratio,电源抑制比)。
PSRR的定义是:输入纹波电压与输出纹波电压的比值,用dB表示。
比如PSRR为60dB,意味着输入上1V的纹波,经过LDO后输出上只有1mV的纹波(60dB = 20log(1000))。
PSRR是频率的函数,这一点非常重要:
DC和低频时PSRR最高,可以到60-80dB甚至更高
随着频率升高,PSRR逐渐下降,因为误差放大器的增益随频率降低
到了环路单位增益带宽以上,PSRR下降很快,基本上由输出电容和寄生参数决定
高频时(几MHz以上),PSRR可能只有20dB甚至更低
所以只看数据手册上给的一个PSRR数值是不够的,必须看PSRR随频率变化的曲线,针对关心的干扰频率看对应的PSRR是多少。
六大噪声优化方法
方法一:选择低噪声LDO
从根源上解决问题。普通LDO的输出噪声通常在几十到上百uVrms(10Hz-100kHz),而低噪声LDO可以做到10uVrms以下,甚至1-2uVrms级别。
选型时看数据手册中的Output Noise参数,以及噪声谱密度曲线。注意不同厂家的测试条件(带宽、输出电压、负载电流)可能不同,要在相同条件下对比。
方法二:NR引脚加滤波电容
很多LDO有一个NR(Noise Reduction)引脚或者SS/TR引脚,这个引脚内部接带隙基准的输出端。在这个引脚上接一个对地电容,可以形成一个RC低通滤波器,大大衰减基准源的噪声。
这是最有效也最常用的降噪手段之一,通常可以把输出噪声降低一半以上。电容越大,降噪效果越好,但启动时间也会越长。常用值在10nF到1uF之间。
方法三:优化输出电容
输出电容对高频噪声和纹波有滤波作用。电容越大,高频阻抗越低,滤波效果越好。但输出电容也影响环路稳定性,需要配合LDO的环路特性来选。
建议用陶瓷电容,ESR低,高频特性好。可以多个不同容值的电容并联(比如10uF + 1uF + 100nF),覆盖更宽的频率范围。
方法四:输入侧前置滤波
如果输入纹波比较大,可以在LDO输入端加LC滤波或者PI型滤波,先把输入纹波降下来,减轻LDO的负担。特别是对于LDO PSRR比较差的高频段,前置滤波效果更明显。
注意LC滤波可能和LDO的输入阻抗相互作用产生谐振,必要时加阻尼电阻。
方法五:增加后级RC滤波
对于对噪声要求特别高的场合(比如ADC参考源、VCO供电),可以在LDO输出后再加一级RC滤波或者LC滤波,进一步降低噪声。
RC滤波简单,但是会有压降,适合小电流负载。LC滤波没有直流压降,但成本和体积大,而且要注意谐振问题。
极端情况可以用两级LDO串联:前一级LDO做预稳压,后一级低噪声LDO做精稳压,总PSRR是两级的乘积。
方法六:优化PCB布局
PCB布局对电源噪声的影响很容易被低估。几个要点:
输入电容和输出电容尽量靠近LDO引脚,缩短走线长度
地平面要完整,减小接地阻抗
功率地和信号地单点连接,避免大电流在地平面上产生的噪声耦合到敏感电路
敏感电路(如ADC、参考源)远离功率电路和开关电源
LDO下方不要走高速信号线
PSRR详解:不是一个数字那么简单
很多人对PSRR的理解停留在"一个dB值"上,这是不够的。PSRR的频率特性是理解LDO纹波抑制能力的关键。
低频段(DC到几kHz):PSRR最高,通常在60-80dB以上。这个频段的纹波抑制主要靠误差放大器的开环增益。LDO的开环增益越大,低频PSRR越高。
中频段(几十kHz到几百kHz):PSRR开始下降,下降速率通常是-20dB/dec。这是因为误差放大器的增益随频率滚降。这个频段的PSRR曲线和环路增益曲线形状相似。
高频段(1MHz以上):PSRR降到比较低的水平,可能只有20-30dB甚至更低。这个频段的纹波抑制主要靠输出电容的滤波作用,而不是反馈环路。输出电容越大、ESR越低,高频PSRR越好。
面试时能说出PSRR的频率特性,说明你对LDO的理解比大多数人深。只说一个固定dB值的,一般是新手水平。
面试官可能的追问
追问一:LDO和DC-DC比,哪个噪声更低?为什么?
同功率等级下,LDO的输出噪声和纹波通常比DC-DC低得多。原因有几个:
LDO是线性稳压,没有开关动作,所以没有开关纹波和开关噪声
LDO的反馈环路带宽通常可以做得比较高,瞬态响应好
DC-DC的开关动作会产生开关频率及其谐波的纹波,还有开关节点的振铃和辐射噪声
但这不是绝对的。如果DC-DC做得好,加上良好的输出滤波,纹波也可以做到很小。而且DC-DC的效率远高于LDO,在大电流应用中,LDO的损耗太大,热噪声可能反而更严重。
实际选型时,通常是"DC-DC + LDO"的组合方案:前级用DC-DC做高压差大比例降压,提高效率;后级用LDO做精稳压和低噪声,给敏感电路供电。这样兼顾了效率和噪声。
追问二:怎么测量LDO的输出噪声?要注意什么?
测量LDO输出噪声需要注意几个关键点,否则测不准:
示波器设置:要用交流耦合,去掉直流分量;带宽限制在合适范围(比如20MHz带宽限制),避免测进太多高频噪声;探头要接地,用弹簧接地针或短接地引线,减小天线效应
输入要干净:测量本征噪声时,输入侧要加足够的滤波,确保输入纹波足够小,否则测出来的是输入泄露加本征噪声的混合结果
负载条件:不同负载电流下噪声可能不同,要在标称负载条件下测量
测量仪器底噪:示波器本身有底噪,如果LDO噪声很低(比如几uV),普通示波器可能测不出来,需要用频谱分析仪或专门的噪声分析仪
注意环境噪声:电源插座的工频干扰、空间的辐射干扰都可能耦合进去,测量时要注意屏蔽和接地
追问三:输出电容越大越好吗?对环路稳定性有什么影响?
输出电容不是越大越好。从滤波角度看,电容越大确实滤波效果越好,但从环路稳定性角度看,输出电容太大可能影响稳定性。
LDO的环路稳定性与输出电容的容值和ESR都有关系。很多LDO对输出电容有一个范围要求:太小了相位裕度不够,太大了也可能出问题。
特别是对于有ESR要求的LDO(比如一些老型号需要输出电容有一定的ESR来保证稳定性),如果用了ESR极低的陶瓷电容,反而可能导致环路振荡。
另外,输出电容太大,负载瞬态响应的恢复过程也可能变慢,因为大电容充电需要时间。
正确的做法是:参考数据手册推荐的输出电容范围和类型,选择合适的容值和电容材质,不要盲目加大。
失分表达
扣分回答 1
"噪声大就加大输出电容呗,电容越大滤波越好。"
问题:只知道一个方法,而且对LDO噪声的来源理解片面。面试官可以追问"加了电容还是不行怎么办"。
扣分回答 2
"PSRR是电源抑制比,一般有60多dB吧,挺好的。"
问题:只知道PSRR的定义和一个大概数值,不知道它是频率的函数,也不会看PSRR曲线,理解停留在表面。
扣分回答 3
问题:没有分析能力,靠"换更好的"来解决问题,说明对噪声机理缺乏理解。
准备动作
拿示波器实际测一下常用LDO的输出噪声,对比不同输出电容下的差异
找几款低噪声LDO的数据手册,仔细看它们的噪声参数和PSRR曲线
做一个实验:给NR引脚加不同容值的电容,测输出噪声的变化
整理LDO和DC-DC在噪声、效率、成本等方面的对比
核心关键词
LDO噪声、PSRR、电源抑制比、低噪声LDO、NR引脚、输出电容、带隙基准、噪声谱密度、输入纹波、环路稳定性、RC滤波、PCB布局

扫码关注





























