扫码关注
题库分类：FPGA设计 适合经验：0-3年、3-5年 难度：中高级 题型：技术基础与项目追问题
面试题
FPGA里一个信号从时钟域A传到异步时钟域B，你会怎么处理？为什么“所有信号打两拍”不是完整答案？
面试官真正想考什么
这道题主要考察亚稳态认识、CDC结构选择和数据一致性。面试官希望听到你先判断信号类型、变化速率与吞吐要求，再选同步器、握手、脉冲展宽、Gray编码或异步FIFO。
还会追问复位释放、约束和CDC检查。只在RTL里画出两个寄存器，不代表跨域结构已经可靠；多比特数据各自打两拍还可能产生位间不一致。
回答思路
第一步：先说明亚稳态风险
异步信号在目标时钟采样边沿附近变化时，可能不满足寄存器的建立或保持要求，首级寄存器可能进入亚稳态。同步器不是消灭亚稳态，而是给它提供解析时间，降低亚稳态传播到后级逻辑的概率。
同步级数、目标时钟频率、异步输入翻转率、器件特性和系统可靠性要求共同影响MTBF，因此“两级”是常见结构，不是对所有器件和安全等级都适用的固定结论。
第二步：单比特稳定电平可用目标域同步链
对于持续时间足够长的状态电平，可在目标时钟域使用连续寄存器同步，寄存器之间避免插入组合逻辑，并使用器件或工具支持的同步器属性，便于布局优化和亚稳态分析。
如果源信号来自组合逻辑，最好先在源域寄存，避免组合毛刺提高异步翻转率。同步后的电平会有若干目标时钟周期延迟，协议必须允许这段延迟。
第三步：窄脉冲要保证目标域能看见
源域脉冲可能短于目标时钟周期，直接打两拍可能完全采不到。可以根据事件频率采用源域展宽、toggle同步后在目标域边沿检测，或者request/acknowledge握手。
选择结构时要检查连续事件的最小间隔。如果前一个事件尚未完成握手，后一个事件又到来，就需要排队、计数器或FIFO，而不是继续拉长脉冲。
第四步：多比特数据不能逐位独立同步
多个数据位在物理上不会同时到达，逐位同步后可能拼出源域从未存在过的组合。低速配置数据可采用数据先稳定、控制信号握手后在目标域一次采样；计数或指针可在满足结构条件时使用Gray编码，让相邻状态尽量只变化一位。
连续数据流、较高吞吐或需要弹性缓冲时，一般采用成熟的异步FIFO。双口存储器承载数据，读写指针分别在各自时钟域运行，并通过经过验证的指针跨域和空满判断保证一致性。
第五步：复位、约束和验证同样属于CDC设计
异步复位常见做法是异步置位、各时钟域同步释放，避免不同寄存器在释放边沿附近进入不一致状态。实际方案仍要遵循目标器件和系统的复位架构。
工具侧要声明真实的异步时钟关系，同时对Gray指针或多比特跨域结构设置合适的总线偏斜、网延时等约束，并运行CDC规则检查。仿真可验证协议和丢脉冲，但普通RTL仿真通常不会真实呈现亚稳态，需要结合结构审查和工具报告。
可直接使用的参考回答
我会先判断跨域对象是什么。单比特且能保持足够久的状态电平，可以在目标域用同步寄存器链；窄脉冲要用展宽、toggle或握手保证目标域能够看到；多比特配置数据使用数据稳定加控制握手，连续数据流或高吞吐场景优先使用经过验证的异步FIFO。
我不会把多比特总线每一位单独打两拍，因为位间延时差可能形成无效组合。Gray编码也只适合具有相邻状态单比特变化特征的指针等场景，并且还要配合跨域和偏斜约束。
最后会处理各时钟域的复位同步释放，给同步器加正确属性，检查异步时钟关系和CDC报告，并根据目标时钟、翻转率和可靠性要求评估同步链，而不是把“两拍”当成万能答案。
面试官可能继续追问
两级同步器为什么能降低风险？
第一级可能亚稳，第二级在下一个目标时钟采样前给第一级更多解析时间，从而降低亚稳态传播概率；具体MTBF与器件、频率、翻转率和解析时间有关。多比特总线为什么不能逐位打两拍？
各位延迟与亚稳态解析不同，目标域可能采到来自不同源时刻的位组合，破坏数据一致性。Gray码是不是可以解决所有多比特跨域？
不是。它适合相邻状态只变化一位的计数指针等结构，普通任意数据仍需握手、保持或FIFO。CDC路径设为异步后为什么还要约束？
关闭常规Setup/Hold关系不等于可以任意布线；同步链、Gray总线和多比特结构仍需要布局、网延时或总线偏斜控制。
面试前准备动作
画出单比特同步链、toggle事件同步、握手机制和异步FIFO的基本框图。
准备说明自己项目中一个跨域信号的类型、源目标频率、吞吐和延迟要求。
复习Gray指针、空满判断和复位同步释放的基本思路。
能说明CDC静态检查报告中哪些问题必须修、哪些例外需要功能证据。
相关题目与栏目标签
相关题目：异步FIFO空满如何判断、复位为什么要同步释放、脉冲跨域怎样避免丢失。栏目标签：FPGA设计、CDC、亚稳态、异步FIFO。
参考资料
Intel FPGA：Metastability Analysis
