【ORACD原理图设计90问解析】第14问 orcad软件中应该怎么创建总线BUS？

最近有人问我光刻胶曝光的原理和正负光刻胶的主要组分是什么，我也只是知道是这么一回事，但是里面包含许多专有名词还是挺拗口的，反正我是不想去记它。 今天刚好找了一下以前的笔记，大家可以复习一下，写材料的时候也能从copy一下。首先，是光刻的工序 光刻胶分两种，一种正光刻胶、一种负光刻胶，出来的

：层次原理图中是有包含的关系，这里我们介绍一下层次原理图自上而下设计思路，按照以下的步骤即可： 第一步，创建分级的模块Hierarchical Block，在原理图设计的页面，执行命令Place->Hierarchical Block…，如图3-109所示： 图3-109  层次原理图创建分级模块示意图第二步，在弹出的对话框中，输入分级模块的名称，如图3-110所示，选择合适的参数，一般如图3-110所示设置即可，点击OK，则层次式原理图分级模块创建完毕；&nbsp

很多电子工程师在进行PCB设计时，经常会碰见电路板啸叫问题，这种现象经常发生在电源电路或高频电路中，，在电子工程领域中被称为“啸叫”或“声音共振”，给人们带来了不必要的干扰，那么如何解决这些问题？1、电感器和电容器在电源电路中，电感器和电容

答：降低串扰的方法有如下几种：增加信号路径之间的间距、用平面作为返回路径、使耦合长度尽量短、在带状线层布线、减小信号路径的特性阻抗、使用介电常数较低的叠层、在封装和接插件中不要共用返回引脚、使用两端和整条线上有短路过孔的防护布线，更多关于PCB中降低串扰的处理方法，可以到本书学习论坛“PCB联盟网”免费下载学习。

答：在PCB设计中，等长走线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多根数据信号基于同一个时钟采样，每个时钟周期可能要采样两次（DDRSDRAM）甚至4次，而随着芯片运行频率的提高，信号传输延迟对时序的影响的比重越来越大，为了保证在数据采样点（时钟的上升沿或者下降沿）能正确采集所有信号的值，就必须对信号传输的延迟进行控制。等长走线的目的就是为了尽可能的减少所有相关信号在PCB上的传输延迟的差异。高速信号有效的建立保持窗口比较小，要让数据和控制信号都落在有效窗口内，数据、时钟或数