扫码关注
PLL锁定正常，载波附近仍有杂散
PLL锁定指示正常，载波频率也对，但频谱仪上仍能看到对称或近似等间隔的窄尖峰。这类离散杂散不等于整段相位噪声都很差，可能与参考/PFD、分数分频、电源纹波或外部数字干扰有关。
PLL锁定，不等于输出杂散合格
调一颗射频频率合成器，读寄存器没有异常，Lock Detect也已经有效。频谱仪中心那根载波稳稳地站在那里，可把Span缩小以后，两侧又冒出几根细尖峰，有时还排得挺整齐。
这种画面很容易被一句“PLL相噪差”概括掉。实际上，相位噪声通常表现为载波周围连续的噪声裙边；离散杂散则是一个个相对窄的频谱分量。它们都可能影响系统，但来源和排查办法不完全一样。
更要紧的是：PLL锁定只说明环路在一定条件下建立了锁定状态，并不保证输出信号的杂散、谐波或相位噪声全部达标。工程调试如果只看锁定脚，往往会漏掉这部分问题。
比如一根2.4GHz载波的两侧出现离载波同样远的窄线，应该优先记录偏移频率和相对载波的幅度（dBc），而不是只抄下那条线在仪器上显示多少dBm。射频链路前面一旦加减衰减器，绝对功率本来就可能变化。
图1：PLL频率合成器评估板，板上同时包含参考、环路和射频输出等需要关注的部分。
记录杂散偏离载波的频率
先不用急着动环路滤波器。拿频谱仪的Delta Marker量一下尖峰相对载波偏了多少频率，比如±100kHz、±500kHz还是±25MHz，再看这些间隔和板上的时钟、开关电源频率有什么关系。
如果杂散恰好出现在PFD或参考相关频率的整数倍附近，就应该回头看参考输入、PFD频率、环路滤波以及相应耦合。ADI在PLL调试资料里把参考杂散、分数杂散、整数边界杂散和外部电源引入的杂散明确分成不同类型。
比如板上Buck的开关频率是500kHz，某些尖峰与它存在对应关系，就值得观察PLL、VCO供电有没有同频纹波。但仅凭“间隔一样”不能直接宣布找到了原因，还要做改变频率或供电条件后的对照。
图2：PLL输出的频谱测量画面，主载波周围可见多条离散的窄带杂散。
调整参考频率，观察杂散位置是否变化
这种对照往往比长时间盯着一张频谱图更有用。调整参考或PFD频率，如果一组尖峰的偏移位置也跟着改变，它与参考链路有关的可能性就更高。注意调整参数前要确认器件允许的工作范围，不能为了试验随意破坏环路稳定条件。
如果换掉开关电源供电方式、改变电源开关频率，尖峰也对应改变，那么电源耦合的嫌疑就上来了。此时可以看VCO电源、PLL模拟电源和数字电源的噪声，并检查电源去耦与地回流。
测量带宽也要保持可比较。频谱仪RBW调得太宽时，两个靠得近的窄尖峰可能被糊在一起；调得足够窄后，才更容易看出它们的间隔。改变RBW会影响噪声显示，但离散杂散并不会因此凭空消失。
还有数字串扰：SPI时钟、控制接口或者附近的时钟线靠近参考和VCO敏感节点，可能把周期性干扰带到射频输出。某些尖峰只在数字接口持续活动时变明显，这也是一个很有价值的线索。
图3：另一组PLL频谱测量中的近载波尖峰，排查时应记录它们与载波的频率间隔。
衰减设置也可能影响杂散测量结果
在确认DUT有杂散之前，还应当排除频谱仪前端过载和测试链路的影响。适当增加输入衰减、调整内部衰减或参考电平，再比较尖峰与载波的相对幅度，看它是不是随测量条件发生异常变化。
另外一块板、另一根射频线或者不同供电方式的A/B测试，也可以帮助区分板级耦合和器件本身的特性。不同PLL架构的固有杂散机制并不相同，不能看到“成排尖峰”就统一开同一张整改清单。
处理这类问题，最有价值的记录往往不是“锁住了没有”，而是载波频点、尖峰频偏、尖峰幅度、参考/PFD设置和供电状态。把这几个条件一起记下来，后面的定位才有依据。
如果尖峰始终只在某个输出频点附近出现，也可以和其他频点做对比。分数N设置、整数边界附近的工作状态可能不同，而外部固定频率干扰不一定随载波同步移动。把不同频点放在一起看，常常比只测一张图更明白。
声明：
本文由凡亿教育整理，转载请注明来源！
投稿/招聘/广告/课程合作/资源置换 请加微信：13237418207
![Cadence17.4 GD32 ARM高速电路PCB硬件设计实战[第一部]](https://api.fanyedu.com/public/uploads/image/course/20200516/146c7f84154ccbf93c281a00756c6906.jpg)
