扫码关注
嘉立创EDA-检查线间距时差分线间距报错的处理方法
为了尽量减小单板设计的串扰问题，PCB设计完成之后一般要对线间距3W规则进行一次规则检查。一般的处理方法是直接设置线与线的间距规则，但是这种方法的一个弊端是差分线间距（间距设置大小不满足3W规则的设置）也会DRC报错，产生很多DRC报告，难以分辨，如图3-1所示。
如何解决这个问题呢？可以利用嘉立创EDA的设计规则里的“网络-网络规则”选项，对差分线进行过滤。
（1）执行菜单命令“设计-设计规则”，进入规则设置界面，新建一个间距规则，并且把导线到导线的间距设置为10mil，把规则设置成默认。如图3-2所示。
（2）如图3-3所示，在“网络-网络规则”下面点击“+”按钮，进行添加规则，下方会增加一栏网络规则设置，可针对差分对进行设置。
（3）执行菜单命令“设计-检查DRC（自定义）”，勾选第一项“导线到导线的间距”，点击立即检查，可以得到如图3-4所示的结果，差分线之间的间距只有8mil，不满足设计的3W规则12mil，但是不再进行报错。
这种方法只适用于pcb上差分对相对较少，如果差分对很多，一对一对进行添加会耽误时间，此时最快的方法就是忽略差分对的报错。
