微博

微信

复制链接

电子产业一站式赋能平台

黎润舟-第二次作业PMU模块设计

PCB Layout

2023-07-04 21:46

2311

电感内部需要挖空处理

这个器件需要调整一下不要放到电感下面

图上还有未布线的网络和未布线的连接

存在stub线头

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

如需了解PCB特训班课程可以访问链接或扫码联系助教：

https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169

登录后查看更多

评审

侵权举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。

上一篇 90天特训班全能18期AD楠_作业_TPS54550_DC_DC作业评审 下一篇 Altium Designer 23.6.0 Build 18 安装包软件下载

Cadence Capture 常见启动故障总结

今天有小伙伴向老wu咨询了个Capture 16.6的启动异常问题，如下图所示这个问题老wu之前也有遇到过，只是当时没有找到造成该异常的真正原因，所以直接使用了重装操作系统大法解决了。今天再次面对这个启动异常的问题，老wu建议其尝试了清空Spb_data目录，卸载VC 2005运行库之后重装Cad

吴川斌的博客

2024-09-09 14:28

浏览数3424

【Allegro软件PCB设计120问解析】第95问在Allegro软件中的Assembly层与Silkscreen的元器件编号要怎么处理呢？

答：在做封装时，一般会添加2种类型的器件编号，即装配字符和丝印字符，这2种类型的器件编号分别是添加到Ref Des-Assembly_Top层、Ref Des-Silkscreen_top层。

电路之家

2021-04-06 15:29

浏览数6470

Cadence Allegro 17.2怎么避免信号之间的串扰问题（布线耦合系数分析）

串扰是两条信号线之间的耦合、信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。 PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。下面是在SigXplorer里面搭建了一个串扰的仿真链路，黄色部分就是得到的信号之间的串扰分析结果。

李增（WareLEO)

2020-07-13 21:05

浏览数7911

【Allegro封装库设计50问解析】第35问 PCB中导入网表后，提示没有flash怎么处理呢？

答：在将网表导入到PCB的过程中，常会由于带通孔的PCB封装内的焊盘中Flash在相应的路径中找不到，而导致导网表报错，报错内容及提示如图4-93所示： 图4-93  错误提示示意图根据图4-93所示，我们可以分析得出以下几个结论：Ø 导网表时报错的器封装名是CON2X5_2P54M。Ø PCB封装中焊盘名为PAD100SQR165THR的焊盘不能被完整提取到，原因是在设置的库路径下找不到名为THR100X165C150X180X040的Flash。对于此

电路之家

2021-02-26 10:42

浏览数5225