FPGA设计 · 高频面试题 · 工程实战
FPGA实习和初级工程师面试里,综合与实现报告是经常被要求解释的工程文件。只背“LUT是查找表”还不够。
面试回答先说这段
LUT主要实现组合逻辑,FF用于寄存状态,BRAM提供片上块存储资源,DSP切片擅长乘加等算术运算。实际资源不足时先看推断结果与结构是否符合预期,再考虑共享运算、流水线、存储结构或器件升级,并检查时序与布局布线约束。

面试官继续追问时,按这个逻辑展开
01LUT和FF怎么理解
LUT按配置的真值表实现组合布尔函数;FF在时钟边沿保持时序状态。组合逻辑规模大未必只影响LUT数量,复杂路由、长路径也会造成时序困难。
02BRAM和DSP是否总会自动推断
片上BRAM常用于FIFO、帧缓存和存储数组,但代码风格、读写端口、时钟方式与复位要求可能影响是否推断为BRAM。乘法器是否进入DSP,也与位宽、综合属性和目标器件能力有关。
03资源报告应该怎样读
区分综合与布局布线后的统计;同时观察使用比例、关键路径延迟、拥塞、时钟资源、IO Bank限制及剩余可布性。高利用率未必必然失败,低利用率也不代表时序一定能过。
04一个可执行的优化次序
定位最耗资源模块和重复逻辑,确认是否存在不必要的大型移位寄存器、重复乘法或宽位数;比较不同编码/流水线策略,然后复测功能与时序。
面试里容易踩的两个坑
只看资源百分比,不看Fmax、关键路径和布局拥塞。
认定写了数组就必然会占用BRAM。
面试官可能再问一句
一个1024×16的同步RAM被综合成大量寄存器,你先查什么?

扫码关注




























