立创EDA梁山派-uae作业评审报告

为了使设计者或生产者更方便地知晓PCB尺寸及相关信息，在设计的时候通常考虑到给设计好的PCB添加尺寸标注。尺寸标注方式分为长度、角度、半径等形式，下面对最常用的长度标注及半径标注进行说明。1.1 长度标注1）尺寸标注一般放置在机械层，选择一

差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍2.器件摆放尽量对齐处理3.晶振走线需要走类差分处理4.电源输入的滤波电容应该靠近输入管脚（4脚）放置5.此处在一层走线即可，建议铺铜处理6.时钟包地需要在地上间隔150mil-200m

电源模块反馈电路错误，r15接入反馈电源到r14在到5号管脚。2.晶振布局布线错误3.typec差分对内误差控制5mil以内，尽量避免出现不耦合4.TF卡所有信号线要整组 ，做等长处理以时钟线为目标，目标控制在300mil以内。

滤波电容要靠近电源输入管脚摆放的

电子设计自动化（EDA）软件被称为“芯片之母”，是集成电路的重要基础工具，也是站在芯片背后的重要存在。EDA软件起源于美国，美国因有Synopsys、Cadence和Mentor（后被德国西门子收购）三大厂商处于EDA领域的领先地位，反观中

电源输入电容应该靠近管脚放置输出电容电阻应该靠近管脚放置到电感后面输出3.3v晶振布局错误，晶振的一对线要走成类差分的形式， 线尽量短如下图。typec的LCD_R4、LCD_R5要走差分阻抗控制90欧姆做对内等长，差分走线尽量减少打孔换层

1.电源输入的滤波电容应该靠近输入管脚（4脚）放置2.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍3.差分要尽量耦合出线，后期自己调整一下走线路劲4.此处电源出线载流瓶颈，电流计算都是以最窄处铜皮计算的5.线宽突变，确认一下具体线

这个出线不要从焊盘中心出线，容易造成虚焊这个时钟线包地要打地过孔缩短回流路径走线不要从器件中间穿过

晶振布局、布线错误，晶振的一对线要走成类差分的形式， 线尽量短如下图。typec的LCD_R4、LCD_R5要建立差分对走差分阻抗控制90欧姆做对内等长，换层需要靠近过孔打回流地过孔，D7、D8应该尽量靠近typec管脚放置。TF卡所有信号

器件摆放注意对齐处理处理2.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍3.此处走线需要优化一下，尽量从焊盘长边出线4.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊5.晶振下面尽量不要走线6.线宽突变，确认一下