现在选不了左下方的器件[捂脸] 查看回答
规则报错some rules have incorroect definitions,would you like to correct them?这是啥原因哪里不正确 查看回答
Allegro网表导入出错
用Design Entry CIS生成逻辑网表的时候没有报错,能够成功的生成pxlBA.txt,netlist.log,pstchip.dat,pstxnet.dat,pstxprt.dat五个文件,这五个文件在同一个文件夹NetList下。然后一个叫work2的文件夹使用PCB Design GX 查看回答