1.差分布线没有包地，需要每对差分单独包地打孔处理 2.差分换层旁边需要靠近打两个地过孔z3.差分布线长距离不耦合 4.差分没有等长，需要分组等长和对内等长处理 5.差分信号布线造成回路，应放置在后面尽量保持信号流向顺畅。 6. 存在飞线没

Cadence Allegro飞线的隐藏关闭在PCB设计过程中，一把布线的顺序是先走信号线，然后进行电源的处理、电源的分割，然而电源的飞线是非常多的，非常影响信号线的布线，所以刚开始会将电源的飞线进行隐藏，具体操作的步骤如下所示：1. 点击

还存在飞线，注意电源信号处理：差分打孔换层的过孔两边注意添加地过孔，缩短回流路径：注意差分对内等长误差为5MIL：差分组跟组不用等长，组内等长就可以了：单端信号的TX RX需要组内等长，没有设置：自己后期去设置下组内等长，在拉等长。以上评审

1.底层没有铺地铜，导致多处地网路飞线没处理2.多处铺铜没有网络，多处飞线没有连接3.dcdc需要单点接地，地网络没有打孔，应在芯片下方打孔和大地铜连接4.电源没有连接，多处过孔没有网络5.地网络没有连接，6.铺铜、走线避免直角锐角7.走线

怎么设置相同class类的飞线颜色

请问怎么隐藏底网络的飞线，我知道nhn,然后点GND,但是不管用

很多电子工程师会选择Allegro设计电子电路，其中之一是隐藏/显示飞线操作，但很多小白不会操作，所以今天讲讲Allegro如何隐藏/显示飞线，希望对小伙伴们有所帮助。1、为什么要隐藏/显示飞线？首先我们要理顺各个模块的布局思路，从而规划整

​Pcb布线完成后，要查找没有连接上的网络，在整板布线后，可能有些没有连接上的网络打开飞线也显示不出来，去整板找很费时费力 ，且不一定能找出，这里就有 一个快捷的迅速找到所有没有连接网络。

铜皮属性里移除死铜可以勾选一下。出线不规范有飞线没有连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.htm?spm=a