- 全部
- 默认排序
1.存在飞线没有连接2.过孔没有添加网络3.包地不完整,外侧也要包地4.差分换层旁边需要打两个地孔,包地尽量保全以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://it
AD24的2个小问题
1、在ad24的PCB设计中,按完快捷键TM之后,复位了错误标志,该如何再显示DRC报错?尝试之后,有些地方存在drc问题,但不报错,只有去移动的时候才会重新报错。该怎么解决?2、在X signals等长走线中,为什么会有这些飞线?该怎么关
铺铜不要有这种直角有飞线未连接这里反馈没有连dcdc要求单点接地从芯片下方地过孔回流,这些过孔没有必要打以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.t
要求单点接地,gnd网络都连接到芯片下方打孔,其他地方不要打孔器件按照先大后小原则布局,先经过大器件在连接到小器件相邻电路大电感朝不同方向垂直放置大电感下方挖空所有层铺铜存在飞线,电源没有连通器件尽量中心对齐以上评审报告来源于凡亿教育90天
1.器件摆放重叠,应保持一定间距2.差分对内等长错误3.时钟线需要包地打孔处理4.多处飞线没有连接5.以太网芯片到CPU的GMII接口线的发送部分需要等长,建立rx、tx分别等长控制100mil误差范围6.差分没有建立对内等长规则,差分对内
电源跟地都没有处理,还存在飞线,一定需要处理:配置电阻电容可以向上或者向下移动,中间布局优先于电源主干道,重新优化下布局:并且配置电阻电容尽量整体对齐以及紧凑,不要太松散了:一路跟二路的输入电源都没有铺铜连接:输出主干道的铜皮太窄,完全满足
还存在飞线,注意电源信号处理:差分打孔换层的过孔两边注意添加地过孔,缩短回流路径:注意差分对内等长误差为5MIL:差分组跟组不用等长,组内等长就可以了:单端信号的TX RX需要组内等长,没有设置:自己后期去设置下组内等长,在拉等长。以上评审
还有飞线没有连接这个铜皮需要调整线宽不要大于焊盘,拉出焊盘后在加粗。像这种没有连接的线可以不用画出来。电感所在层中间需要挖空处理这个过孔可以打规整一点大小统一以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可
在规则里面这么多拓扑结构,很多时候我们只需要使用第一个shortest规则就可以,在ad中这几个出线规则其实并不需要我们去太多的纠结,因为对于器件而言不同的器件我们使用的布局方式又是不一样的,比如DDR什么时候用T点,什么时候用菊花链 ,什么时候用fly-By,等等这些,都是需要按照我们的行业规范进行布局和布线。