扫码关注
- 全部
- 默认排序
1、什么是Setup 和Holdup时间？答：Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time。如不满足set
中断怎么定义？如何规划优先级？运行时触发，程序怎么处理？ 我一想，这个问题极大概率是高频的面试题，所以写篇文章来记录下。 为了更好理解，我先来举例一个需求。 比如写个流水灯，写个按键检测，大多数新手的做法是一个 while(1) 大循环，里面老老实实地顺序执行。 然后，需求来了。老板（或者你自己的
雷猴啊，今天聊另一个高频的面试题：SPI。 这个考的概率也非常非常大，因为SPI用的实在是太多太多了，可以说80%的项目都会用到。 以前我刚做开发时，也很怕spi，同样是spi时序，这个器件可以，换一个器件就不行了。 也被这玩意儿折腾得想砸键盘。以为不就是几根线嘛，接上去时序按照spi的不就行了？
这道笔试题之前在公众号发过但是没有给出解析，这道题很久很久之前我大哥已经算过一遍了，在记得诚的群里给出了答案（感谢我大哥），我再整理一遍，加一些我的看法，如果解析有什么问题，也欢迎评论区留言。题目如下：首先，对于上图的Q2这种PNP型的Q2三极管作为低端开关控制，是极其不推荐的，很容易出问题。在上图
2、为什么CAN总线两端需要120欧姆电阻？CAN总线两端各安装一个120欧姆终止电阻，用于匹配总线的特性阻抗，防止信号反射。高速通信中，信号到达总线末端时，若无终止电阻，会因阻抗不匹配产生反射，干扰通信。120欧姆电阻吸收这些反射，确保信号完整性，减少通信错误。3、为什么CAN是消息导向协议？CA
最近帮几个准备FPGA面试的朋友整理题目，发现一个有意思的分歧：有人觉得状态机是面试必考，毕竟"手撕序列检测"几乎成了FPGA面试的保留节目；也有人坚持时序约束才是大厂筛人的核心关卡，不会写XDC基本过不了二面。两边都有道理。但到底哪个考得
