- 全部
- 默认排序
在我们进行PCB设计的时候,布线规则设置也是我们及其重要的一项。布线规则中着重关注的是线宽规则和过孔规则。因为在进行高速PCB设计的时候一般需要用到阻抗线,那么对于每层的线宽要求是不一致的。而且有时候又考虑到电源线的特殊性,对于电源线线宽有特殊的要求。所以我们的线宽规则的重要性不容置疑了。那么我们对于过孔规则就是考虑到在生产的时候不要过多的过孔属性类型,因为种类太多的话,生产的时候就要频繁的换钻头,所以一个PCB设计中不要超过两种过孔类型。
答:我们PCB中的信号都是阻抗线,是有参考的平面层。但是由于PCB设计过程中,电源平面的分割或者是地平面的分割,会导致平面的不完整,这样,信号走线的时候,它的参考平面就会出现从一个电源面跨接到另一个电源面,这种现象我们就叫做信号跨分割。跨分割的现象如图1-52所示。跨分割,对于低速信号,可能没有什么关系,但是在高速数字信号系统中,高速信号是以参考平面作为返回路径,就是回流路径。当参考平面不完整的时候,会出现如下影响:Ø 会导致走线的的阻抗不连续;Ø 容易使信号之间发生串扰;Ø
网口差分需要进行对内等长,误差5mil2.走线需要优化一下,尽量不要出现直角3.差分出线要尽量耦合4.差分焊盘出线尽量从四角出线,后期自己优化一下5.差分需要按照阻抗线宽线距走线,避免后期造成阻抗突变6.存在多处drc7.时钟信号包地,尽量
答:在进行PCB设计布线时,优先是根据阻抗线宽进行走线设计,但是在BGA区域为了方便出线,一般会添加区域走线规则,当然能够满足阻抗线宽的情况下,尽量使用阻抗线宽。这里,我们讲解一下,如何设置可以让差分阻抗线宽的优先级高于区域规则线宽,操作如下所示:
前期为了满足各项设计的要求,我们会设置很多约束规则,当一个PCB单板设计完成之后,通常要进行DRC(Design Rule Check)检查。DRC检查就是检查设计是否满足所设置的规则。一个完整的PCB设计必须经过各项电气规则检查。常见的检查项包括间距、开路以及短路的检查,更加严格的还有差分对、阻抗线等检查。
走线尽量不要从器件中心穿,间距太近,后期容易造成短路2.USB 5V供电,电容先大后小摆放3.数据线之间等长需要满足3W间距4.注意过孔不要上焊盘,差分出线要尽量耦合5.差分走线不满足阻抗线宽,对内等长凸起高度不能超过线距的两倍6.WIFI
答:我们布局完成之后,计算好阻抗线宽之后呢,就要开始进行布线操作,在布线之前,我们需要添加走线的规则,这样走出来的线宽才是阻抗线宽,具体添加阻抗线宽的详细步骤如下所示:
答:在上述的问答中,我们详细讲述了多层板应该如何进行层叠设置,并没有涉及对整个PCB板的阻抗设计,这一问呢,我们就介绍一下如何在Allegro软件中,输入参数,简单的对阻抗线宽做一个大概的估算,具体操作如下:
差分线对内等长凸起高度不能超过线距的两倍2.存在开路3.注意差分需要进行对内等长,误差5mil4.注意等长尽量不要直角,建议钝角,后期自己优化一下5.后期自己在地平面和电源平面指定网络进行连接6.差分需要按照阻抗线距走,后期自己注意一下以上
跨接器件旁边尽量多打地过孔2.焊盘出线需要优化一下3.差分走线不满足阻抗线距规则4.晶振下面不要放置器件和走线,包地需要在地线上打过孔5.注意打孔尽量不要打在焊盘中心6.走线一层连通,不用打孔7.走线需要优化一下,尽量45度8.RX等长误差