扫码关注
- 全部
- 默认排序
答：在使用动态铜皮的时候，会出现对铜皮进行Update to Smooth完了，还存在Out of date shapes的现象，如图6-332所示：
答：使用Allegro进行PCB设计时，一般我们不能将一个封装里的焊盘管脚单独移动，通常是整个封装一齐移动。如若需要将焊盘单独移动，可按以下步骤处理：
答：做PCB设计时，有些区域可以设置禁止铺铜，但是允许走线。第一步，点击Setup-Areas-Shape Keepout，在需要禁止铺铜的区域画好禁示区域，如图6-327所示；
答：我们进行PCB设计完成以后，需要对板框进行标注，但是我们发现在啊标注的是，都是不显示单位的，只有一个数据，如图6-311所示，这样对查看者来说就不是很清楚。
答：使用Allegro进行布线时，一般需要将走线从焊盘中心走出来，如果走线没从中心出来，可按以下步骤进行设置：
答：对于一些简单的，空间比较足的PCB，Allegro软件可以进行自动布线设计。第一步，将布线的线宽、间距规则设置好。点击Route-PCB Router-Route Automatic选项，如图6-305所示；
答：我们在PCB中进行布线的时候，高速信号先都是需要做阻抗设计的，做阻抗设计必须要有完整的参考平面，为了保证阻抗的连续性，高速信号尽量不要跨分割，所以我们在设计过程中都需要进行检查，具体操作步骤如下所示：
答：一般在使用Allegro软件设计时，铺铜都会铺实铜，但是对于如FPC设计，通常需要铺网格铜，以满足PCB的弯折性要求。具体操作的步骤如下所示：第一步，首先使用Shape-Polygen选项，在PCB上画一个铜皮，此时画出来的铜皮是实心的，如图6-297所示；
答：在PCB设计完成后，需要导出器件物料BOM表单，以方便公司采购人员采购项目内使用到的电子元器件。可以在原理图中导出BOM，也可以在PCB中导出BOM，在PCB中导出BOM可按以下步骤进行：
答：我们在进行PCB设计的时候，对于差分信号换层，都是双击进行打孔，但是双击打孔的间距是系统默认的，有时候会导致过孔间距太近，影响信号的质量，如图6-283所示，我们是否可以手动去控制差分过孔之间的间距呢，当让是可以的，我们这里讲解一下具体的处理方法，如下所示：
全站最新内容推荐
