扫码关注
找到 “网表” 相关内容 条
- 全部
- 默认排序
很多PCB工程师画板一流，但一碰到系统调试就抓瞎。从"画板的"到"做产品的"，中间差的不是经验，是知识体系的断层。第一课：电路原理，别只会画线PCB设计师习惯照着网表连线，但硬件工程师要能从零设计电路。运放的同相、反相、差分放大，你得亲手算
153 0 0
画完原理图导入网表后，发现PCB封装里的引脚号顺序和原理图完全对不上，引脚定义全错位。不少人直接在PCB里飞线改连接，反而埋下长期隐患，按分层处理逻辑走，就能快速稳妥解决问题。1. 先锁定错位的根源先导出原理图BOM和网表，和封装库的引脚清
44 0 0
用Design Entry CIS生成逻辑网表的时候没有报错，能够成功的生成pxlBA.txt，netlist.log，pstchip.dat，pstxnet.dat，pstxprt.dat五个文件，这五个文件在同一个文件夹NetList下。然后一个叫work2的文件夹使用PCB Design GX
2959 0 1
1999 0 1
2602 0 1
2276 0 1
2470 0 1
1978 0 1
请问这种错误要怎么解决，按工具里的复位错误标志可以取消，但在最后检查时还是会报错，来回导入好几次都是这样，怎么解决，求解答
1965 0 1
1746 0 1
全站最新内容推荐
