找到 “管脚放置” 相关内容 条
  • 全部
  • 默认排序

此处走线8mil不满足载流,建议铺铜处理2.电感所在层的内部需要挖空处理3.反馈需要从最后一个滤波电容后面取样4.反馈路劲上的器件需要靠近管脚放置5.存在开路以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可

90天全能特训班18期AD-one piece-PMU

1.小的滤波电容应该靠近管脚放置2.所有层挖空处理,负片层需要单独放置一个铺铜挖空3.存在开路4.器件摆放尽量不要太近,建议最少1.5mm以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系

90天全能特训班18期AD-怡红公子-光口

差分线对内等长处理不当,锯齿状等长不能超过线距的两倍2.电源输入不满足载流,走线需要加粗或者铺铜处理3.电源芯片输入和输出的地尽量连接在一起,形成最短回流路劲,滤波电容尽量靠近管脚放置4.走线不要从电阻电容中间穿,容易造成短路5.电源输出打

20天PCB设计与DFM的PCB设计作业--汤文光

等长存在报错,电阻另一端需要看成一根进行等长2.此处一层连通无需打孔3.滤波电容尽量靠近管脚放置4.过孔需要盖油处理以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://

90天全能特训班18期-AD-李阳-1SDRAM

确认一下此处是否满足载流2.电源输入电容应该先大后小考进管脚放置3.输出电容也是先大后小靠近管脚放置自己确认一下输入输出有没有满足载流,不满足可以加粗走线或者铺铜处理4.USB的两根信号要控制90欧姆的阻抗,走差分,差分对内等长误差5mil

邮件-1913898577 --指南者开发板-作业评审

锯齿状等长不能超过线距的两倍2.线宽尽量保持一致3.时钟要靠近管脚放置,并且包地处理4.走线也不规范,需要优化一下5.此处电源不满足载流6.TX和RX需要添加class,并进行等长处理,误差100mil7.TX,RX之间需要走一根20mil

90天全能特训班18期-allegro-邹信锦-百兆网口

DCDC 4路输入不满足载流,一般20mil过1A2.输出铺铜尽量大一点,地网络尅直接连接在散热焊盘上3.走线需要优化一下4.元件尽量优先顶层布局5.反馈器件尽量靠近管脚放置,走一根10mil的线即可6.反馈需要加粗到10mil7.此处电源

90天全能特训班18期pads-张成-PMU

滤波电容放置尽量靠近管脚放置2.挖空后需要右键重新铺铜才有作用3.此处不满足载流4.电感下面尽量不要放置器件5.走线未连接到焊盘,存在开路6.铺铜尽量把焊盘包裹起来7.走线需要优化一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

90天全能特训班18期 AD-谭晴昇-PMU

差分线不耦合,间距也不一致差分对内不等长误差应控制在+-5mil焊盘出线不规范不要从焊盘中间出线散热过孔应该做开窗处理晶振包地要包全上面部分也要包进去确认这些地方走线是否满足载流要求输出电容要按照先大后下的顺序排列输入端电容应靠近管脚放置c

448 0 1
五串BMS-2版公益评审

采用单点接地,此处不用打孔2.走线尽量不要有直角,此处可以在优化一下3.输出打孔要打在滤波电容后面PMU此处不满足载流,8/16的孔两个过孔过1A2.电源输出打孔打在最后一个滤波电容的后面输出打孔都需要优化一下3.反馈器件靠近管脚放置,走一

90天全能特训班18期allegro-觅一惘-DCDC-PMU