电感下面不能走线。晶振下面尽量不要走线差分走线要尽量耦合，满足差分间距规则

电源模块反馈电路错误，r15接入反馈电源到r14在到5号管脚。2.晶振布局布线错误3.typec差分对内误差控制5mil以内，尽量避免出现不耦合4.TF卡所有信号线要整组 ，做等长处理以时钟线为目标，目标控制在300mil以内。

USB信号需要创建差分对2.电源输入的滤波电容应该靠近输入管脚（4脚）放置3.优先晶振走线，靠近IC放置，走类差分形式，并包地处理，晶振下面不要走线4.器件摆放尽量对齐处理后期把线连通，等长完后在进行评审

电源输出的滤波电容要靠近输出管脚放置2.USB的电容放置不到位，应该线经过电容在连接到USB器件，差分出线要耦合出线，走在一起3.器件干涉4.SDRAM的滤波电容尽量保证一个管脚一个5.顶底层器件干涉，顶层器件是插件，你底层也放器件，后期不

滤波电容要靠近电源输入管脚摆放的

1.电源输入的滤波电容应该靠近输入管脚（4脚）放置2.差分走线要尽量耦合出线，满足差分间距规则3.此处是用菊花链的方式进行等长，建议使用创建焊盘对组进行分段等长（U1-U2,U2-FPC1）4.器件摆放尽量对齐处理5.pcb上存在开路现象6

差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍2.电源输入的滤波电容应该靠近输入管脚（4脚）放置3.反馈从最后一个电容滤波电容取样，走一根10mil的线即可4.时钟包地需要间隔150mil-200mil打上一个地过孔5.线宽突变，确

晶振布局、布线错误，晶振的一对线要走成类差分的形式， 线尽量短如下图。typec的LCD_R4、LCD_R5要建立差分对走差分阻抗控制90欧姆做对内等长，换层需要靠近过孔打回流地过孔，D7、D8应该尽量靠近typec管脚放置。TF卡所有信号

电源输入电容应该靠近管脚放置输出电容电阻应该靠近管脚放置到电感后面输出3.3v晶振布局错误，晶振的一对线要走成类差分的形式， 线尽量短如下图。typec的LCD_R4、LCD_R5要走差分阻抗控制90欧姆做对内等长，差分走线尽量减少打孔换层

这个出线不要从焊盘中心出线，容易造成虚焊这个时钟线包地要打地过孔缩短回流路径走线不要从器件中间穿过