立创EDA梁山派-郭付根作业评审报告

1.电源输入的滤波电容应该靠近输入管脚（4脚）放置2.走线尽量不要从器件中间穿，自己调整一下走线路劲3.此处出线载流瓶颈，载流计算都是以铜皮在窄处进行计算4.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍5.器件摆放尽量对齐处理6.

1.电源输入的滤波电容应该靠近输入管脚（4脚）放置2.反馈一般以一根10mil的线连接到输出滤波电容之后3.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍4.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊；pcb上

差分线这里需要调整走线尽量不要有直角锐角这里是输出走线应该加粗处理最好铺铜处理。SD卡所有信号线要做等长处理，以时钟线为目标，目标控制在300mil以内。这个差分在这里另一根就断了，不耦合对内也不等长。很多的线间距都不满足3w原则自己调整一

差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍2.器件摆放尽量对齐处理3.晶振走线需要走类差分处理4.电源输入的滤波电容应该靠近输入管脚（4脚）放置5.此处在一层走线即可，建议铺铜处理6.时钟包地需要在地上间隔150mil-200m

1.模拟数字连接处电容要多打孔加大载流。 2.走线避免锐角，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊3.电源模块输入应该从F1-C31-U4.4pin；要f1连接到c31到u4.4脚在到1脚。4.电源模块输出路径应该铺铜或走线加粗多

晶振下面尽量不要走线2.晶振需要走类差分形式3.电源的输入输出需要铺铜处理，铺铜宽度需要满足电源电流大小4.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍5.时钟包地的地线上需要间隔150mil-200mil打上一个过孔6.焊盘出线

晶振下面尽量不要走线2.线宽突变，确认一下具体线宽，尽量保持统一3.电源输入的滤波电容应该靠近输入管脚（4脚）放置4.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍5.注意等长线之间需要满足3W规则6.走线尽量不要有直角，此处需要优

滤波电容要靠近电源输入管脚摆放的

近日，EDA大厂新思科技（Synopsys）因涉嫌向华为海思和中芯国际提供帮助，而被美国商务部调查。引发了许多争议，虽然是关于美国制裁的老生常谈话题，但这也侧面反映我国EDA软件方面的弱势。会EDA软件？能电路设计？懂电路理论？>>《弟子计

时钟信号包地需要在地线上间隔150mil-200mil打上一个地过孔2.差分线处理不当，锯齿状等长，凸起高度不得超过线距的两倍3.器件摆放注意对齐处理4.焊盘出线不规范，焊盘中心出线至外部才能拐线处理，避免生产出现虚焊；地网络打一个孔即可，