数据线一组只有9根线，其他信号不要添加进来，高八位少一根LDQM12.数据线和地址线建议添加一根最少20mil的地线进行隔开3.过孔里存在多余的线头4.地址线分组错误，有电阻几根网络也需要添加进来进行一起等长，还有时钟信号5.走线需要从焊盘

跨接器件旁边要多打地过孔，间距最少1.5mm，建议满足2mm，有器件的地方可以不满足2.网口差分需要进行对内等长，误差5mil3.模拟信号走线需要加粗，建议10-12mil4.反馈信号需要从电容后面取样，走10mil即可5.数据线之间等长需

数据线高八位和低八位要分别进行分组等长，一组9根2.地址线等长不符合原理图要求3.等长注意一下不要有直角4.地址线分组需要把时钟信号，读写，控制都添加进来以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访

注意地址线等长需要满足3W2.数据线之间也需要满足3W规则3.注意不要出现stub线头，后期自己处理一下4.注意过孔不要上焊盘5.电气网络的几根信号线需要和地址线组一起进行等长以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解

跨接器件旁边尽量多打地过孔，两个铜皮的间距最少1mm2.出现瓶颈区域，后期自己把铜皮调整一下3.差分对内等长误差5mil4.数据线等长误差100mil，不是1000mil，有好几处误差设置有问题，后期自己更改一下5.变压器要所有层挖空，负片

时钟信号等长错误数据线分组却少网络等长绕线太丑，信号流向尽量顺畅以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教：https://item.taobao.com/item.htm?s

晶振走内差分需要再优化一下2.地分割间距最少满足1mm3.锯齿状等长不能超过线距的两倍4.网口除差分线外，其他的都需要加粗到20mil5.模拟信号尽量一字型布局6.电感所在层的内部需要挖空7.反馈需要从最后一个电容后面取样8.数据线和地址线

网口差分需要进行对内等长，误差为5mil2.VGA模拟信号需要单根包地，并打上地过孔3.数据线等长没有到目标范围内4.地址线等长需要满足3W规则5.此处一层连通无需打孔6.此处存在多余的走线以上评审报告来源于凡亿教育90天高速PCB特训班作

1.芯片下方电容要均匀分布。2.数据线等长组分组错误，两组线分别缺少LDOM、HDQM。3.数据线等长错误，应该控制误差50mil4.地址线等长分组错误，缺少部分网络5.电源输入线宽不一致，电容输入输出都需要加宽。6.多存在多处尖岬铜皮。7

对于多根信号线组与组之间的我们通常用总线来进行连接，多用于数据线组或地址信号线组。可以通过按键盘的B来设计总线，或者菜单栏中的Place—Bus来设计总线。