扫码关注
- 全部
- 默认排序
你以为把AVDD和DVDD分开供电，噪声就挡住了？太天真。共模噪声从来不走正门，它专挑你忽略的缝隙钻。噪声到底从哪串过来的第一条路：地线阻抗。1cm长、10mil宽的PCB走线就有约50mΩ电阻。数字电路瞬间抽取100mA电流，地弹噪声高达
在现代电子设计领域，信号完整性（简称SI） 是一个关键概念，尤其在高速数字电路和高速通信中尤为重要。简单来说，信号完整性指的是信号从发送端传输到接收端过程中的质量和准确性保持情况。它保证信号不会因为传输过程中的干扰、失真或衰减而发生错误，从
DDR5已不是"高速设计"，而是"极限设计"。6400MT/s的速率下，一个位周期仅156ps，1mm走线就带来6~7ps延迟。很多工程师盯着等长不放，却忽略了真正的杀手——参考平面。1、等长：只是入门门槛DDR5的等长要求确实严苛。数据组
时钟是数字系统的心脏。一旦时钟走线跨过分割的参考平面，回流路径被强行切断，抖动便随之而来。这不是玄学，是物理。1、跨分割为什么会引发抖动？高速时钟信号的返回电流紧贴参考平面流动，形成最小环路。当走线跨越地平面分割槽时，回流电流被迫绕远，环路
PCIe 5.0的端到端链路损耗预算仅36dB@16GHz，比4.0的28dB@8GHz严苛得多。当设计余量不足时，工程师面临一个灵魂拷问：砸钱换板材，还是加Retimer芯片？先看损耗都花在哪？一条典型PCIe 5.0 x16链路，CPU
谈串扰，所有人第一反应是拉大间距。但在高速数字电路中，相邻层走线的相对方向，对串扰的影响远超间距。这个被忽视的变量，才是真正的幕后推手。1、平行比正交多出多少串扰2、当相邻层走线平行时，电场耦合面积最大，互感最强，近端串扰可达信号幅度的15
很多人觉得上拉电阻不就是个"小东西"，随便塞个4.7kΩ就完事。上百兆总线上，这一念之差，足以让你的信号面目全非。1、阻值选错，波形直接躺平上拉电阻和总线电容构成RC充电回路，上升时间近似为：tr ≈ 2.2 × R × Cbus总线电容通
高速信号的回流路径一旦被破坏，你以为只是信号质量变差？不，差模辐射已经在路上了。1、回流路径为什么这么重要高速信号本质上是一个电流环路。信号线流出，参考平面流回。这两条路径靠得越近，环路面积越小，辐射越弱。参考平面就是回流的高速公路。一旦断
数字IC纳秒级开关瞬态电流可达数安培，这些电流流过地线电感时，便产生地弹噪声。如何有效抑制？过孔数量是否多多益善？答案可能出乎你意料。1、地弹噪声的根源地弹本质是地线上的电压波动。当晶体管同步开关时，瞬态电流流过返回路径的电感，根据公式 V
很多工程师把包地当作时钟布线的万能药，但包地没做好，不仅没用，还可能让EMI更糟糕。1、包地的本质是什么？包地是锦上添花，不是雪中送炭。它的核心作用是提供低阻抗回流路径和电磁屏蔽。但这一切的前提是——你得有一个完整的地平面。没有完整地平面，
