0
收藏
微博
微信
复制链接

上百兆总线上拉电阻,阻值和位置不对信号全变形

2026-05-23 10:40
17

很多人觉得上拉电阻不就是个"小东西",随便塞个4.7kΩ就完事。上百兆总线上,这一念之差,足以让你的信号面目全非。

8.png

1、阻值选错,波形直接躺平

上拉电阻和总线电容构成RC充电回路,上升时间近似为:

tr ≈ 2.2 × R × Cbus

总线电容通常在10pF到50pF之间。若用10kΩ上拉,Cbus=30pF,上升时间高达660ns。而100MHz总线周期仅10ns,信号根本爬不到高电平阈值,接收端直接判错。

2、经验值参考

100kHz → 4.7kΩ~10kΩ

400kHz → 2.2kΩ~4.7kΩ

1MHz以上 → 1kΩ~2.2kΩ

阻值太小也不行。灌电流超限,芯片发热,边沿过冲引发振铃,同样翻车。

3、位置放错,等于白放

这是最容易被忽视的致命坑。

正确做法:上拉电阻紧挨目标IC的输入引脚。

典型错误:电阻放在连接器入口,MCU在另一端。中间那段走线完全处于高阻浮空状态,极易耦合噪声,上拉形同虚设。


本文凡亿教育原创文章,转载请注明来源!

登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

电子芯期天

本平台致力于分享各种电子电路开发设计资料及经验。

开班信息