扫码关注
找到 “排除” 相关内容 条
- 全部
- 默认排序
运放输入近乎开路，为何高阻信号仍会偏？输入偏置电流很小，乘上高源阻抗后也会变成可见电压误差 “虚断”只说明运放输入电流足够小，可以在很多场景忽略，不代表它严格为零。输入偏置电流流过传感器和偏置网络的等效电阻，会形成输入压降，并按电路噪声增益
260 0 0
时钟已经锁定，FPGA为何仍会偶发出错？LOCKED只证明时钟管理单元锁住了，不代表复位、门控时钟和数据路径已经全部安全 板上读到PLL或DCM的LOCKED信号，工程师常会先把时钟源排除。可偶发错拍往往发生在“已经锁定”之后：复位释放太快
268 0 0
同样是选择逻辑，if为什么可能比case更慢？两段RTL都是“满足某个条件就选一路数据”，仿真结果也一样，综合后的关键路径却可能差几级MUX。连续if/else表达的是“前面条件优先”，后面每一项都要等前面被排除；互斥、完整的case更容易
180 0 0
436 0 0
