扫码关注
找到 “层” 相关内容 条
- 全部
- 默认排序
在PCB封装中，出现以下情况需要画Keepout层，一般绘制在Route Keepout、Via Keepout层。
4827 0 0
大面积敷铜就是将PCB上闲置的空间用铜箔填充，能起到美观和屏蔽噪声的效果，大面积敷铜可以直接使用敷铜命令，也可以用Z-Copy命令将地平面的铜箔直接复制到外层。
4344 0 0
走线过孔与元器件通孔在内层的焊盘具有寄生电容的效应，易造成阻抗不连续，导致信号反射，从而影响信号完整性，allegro提供简单快捷的误判设计功能，可在设计端就将无走线连接层的焊盘去除，最大限度地保证过孔或通孔处与走线阻抗一致。
7651 1 0
文章
SDRAM信号线等长处理
在布线完成后，这里以SDRAM为例，要对SDRAM信号线进行等长处理，以满足时序要求。SDRAM的信号可分为数据线、地址线、控制线、时钟线，走线时要同组同层，间距满足3W原则，每组数据线的等长误差范围为+-50mil，地址线、控制线、时钟线的等长误差范围为+-100mil。
11801 0 1
文章
物理约束规则介绍
物理规则包括设置线宽和指定过孔库等的属性规则，在设置规则之前，需要把层叠等参数设置好。默认的为default规则。Default规则是指铺铜的单线50Ω阻抗的信号线规则
4179 0 0
对于AD爱好者来说，每一次的版本更新都是新功能的添加和旧功能的优化或者是移除，在新版AD19在内电层内缩pullback进行了位置变化，同时内电层改变内缩还相邻的内缩会一起变动。
3901 0 0
我们知道我们的keepout在低版本的时候，我们的keepout有两个作用，分别是制作板框层属性和禁止布线的作用。然后随着我们高版本严谨性的不断提高，我们的keepout层就是变成了只能作为keepout 的属性。
4390 0 0
全站最新内容推荐
