答：一般来说，Title Block都是调用系统本身自带的，或者是修改自带的文件，所以这里我们直接复制一个系统自带的Title Block，修改后保存在路径下，进行关联即可。    第一步，从系统自带的模板Capsym.olb中复制一个TitleBlock0到自己创建的库的路径下，选中这个元件，按Ctrl+C进行复制，然后复制到自己创建的库路径下，如图2-33所示：  图2-33 复制系统自带库示意图第二步，将复制的Title

​实际设计当中，经常需要对一些功能进行文字说明，或者对可选线路进行文字标注。这些文字注释可以大大增强线路的可读性，后期也可以让布线工程充分对所关注的线路进行特别处理。

HOT CHIPS大会上的演讲将设计分割成处理器本身和设计的I/O部分。处理器可以采用最先进、最昂贵的节点制造，而I/O则可以采用不够先进、较便宜的节点制造（通常落后一代）。下方图片是Intel的Lakefield芯片，它有一个I/O基片（采用非前沿的14纳米制程），10纳米制程的处理器，以及封装在顶部的动态随机存取存储器（DRAM）。这些都采用Intel的Foveros 3D技术组装。

一般来说，Title Block都是调用系统本身自带的，或者是修改自带的文件，所以这里我们直接复制一个系统自带的Title Block，修改后保存在路径下，进行关联即可。    第一步，从系统自带的模板Capsym.olb中复制一个TitleBlock0到自己创建的库的路径下，选中这个元件，按Ctrl+C进行复制，然后复制到自己创建的库路径下，如图2-33所示：  图2-33 复制系统自带库示意图第二步，将复制的Title B

​本系列课程将完成记录一款硬件应用产品开发全程，它涉及电路原理分析、AD元件绘制、PCB器件封装绘制、PCB布局布线、电路板打样、电路板调试、编程、产品3D建模、产品图片出图、动画宣传视频、品宣文案等全套内容。

我们在进行PCB设计的时候，最后我们需要去进行DRC的检查，检查完成之后会出现各种总各样的报错，当然其中常见的间距报错，规则报错我们都知道怎么更改，也能看懂大概的意思。可以有时候碰到一些比较少见的报错，就会不知道这个报错的原因是什么 了。比如今天要讲解的DRC报错中的“Isolated copper：Split pllane....”的报错，为了方便大家了解这项报错，我们找到了素材图片如下：