扫码关注
- 全部
- 默认排序
我们平时在PCB布线的时候，对于比较重要的信号都要做特殊处理，比如包地或者时“3W”，所谓3w指的是线与线之间的间距要满足三倍的线宽，那么我们怎么理解这个3W原则呢，他是如何降低信号之间的串扰的呢？我们要了解这个原因可以先了解电容的概念，电
1，焊盘有开路。2.pcb存在drc4.多处孤岛铜皮和尖岬铜皮4.走线保持3w间距4.走线避免锐角5.差分换层旁边要打地过孔6.晶振布线错误，晶振的一对线要走成类差分的形式，并整体包地处理， 线尽量短如下图8.同层连接不需要打孔9.时钟线要
这里有未连接的线路变压器下未挖空处理这两组差分对内误差要小于5mil晶振背面不允许走线和放置器件，并且晶振需要包地处理变压器这里的线除了差分要不小于20mil这个间距要大于1mm这里走线不满足载流以上评审报告来源于凡亿教育90天高速PCB特
1.线宽要保持一致，线宽不一致会导致阻抗不连续。2.TF卡的时钟信号，与其他信号线的间距保证20mil左右，有空 间的情况下，包地处理。3.数据线等长错误，避免绕90度角等长。4.铺铜存在多处孤岛铜和尖岬铜皮以上评审报告来源于凡亿教育90天
线没有拉完。差分走线不耦合，间距不一样差分对内误差大于+-5mil差分线也没有包地处理这里应该这么摆放这里走线太细了，一个过孔也不满足载流，建议铺铜处理多打过孔以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程
跨接器件旁边尽量多打过孔，地分割间距尽量1mm，有器件的地方不满足可以忽略2.差分对内等长误差5mil3.差分走线需要优化一下4.晶振走内差分，需要包地处理5.走线没有连接到焊盘中心，存在开路6.未创建RX和TX class，误差范围100
未创建TX和RX的class，分别等长误差100mil2.时钟信号要进行连通并包地处理3.焊盘出现需要优化一下4.变压器所有层需要挖空处理5.差分对内等长误差5mil6.差分出线要尽量耦合7.没有添加差分对的class8.pcb上存在多处开
分割地尽量满足1mm，有器件的地方不满足可以忽略2.跨接器件旁边尽量多打地过孔3.差分线需要优化一下，尽量从焊盘拉出在走差分差分出线方式都需要再尽量优化一下4.晶振需要包地处理，晶振下面不要走线，不要放置器件5.焊盘出现不规范，焊盘中心出线
1.485需要走内差分，此处需要优化一下2.模拟信号需要单根包地，走线加粗，并且模拟信号下面不要有其他信号的走线3.差分对对内等长误差5mil4.百兆网口需要添加100oh的 class5.网口除差分信号外，其他信号都需要加粗到20mil6
晶振需要包地处理，电源路劲可以在优化一下2.过孔不要上焊盘3.走线不要从电阻电容中间穿，容易造成短路4.usb差分对内等长误差5mil5.RS232升压电容管脚需要加粗6.TX和RX尽量不同层，如需同层建议间距5W7.此处可以直接打孔进行连
