扫码关注
- 全部
- 默认排序
电子元件选型选不好，迟早得干跑，可以说一个硬件工程师如果他不懂元器件的基本原理、参数选型，是难以长久干下去的！对元器件选项，你需要知道一些通用的选型规则。1. 先用"老配方"更省心▸ 复用之前项目用过的零件，就像用老抽调色，稳妥不出错▸ 库
在进行高速PCB设计的过程中，常常会遇到一个挑战，那就是高速信号的时序匹配问题。为了确保信号的同步到达，设计者需要对特定的高速信号组进行等长设计。手动进行这样的操作可能会非常繁琐且容易出错。凡亿skill工具中包含了一个非常实用的功能，即“
精确的元器件封装（Footprint）是确保 PCB 设计能顺利制造的基础，然而，手动创建PCB器件封装往往耗时费力，且容易出错。“有没有一种更智能、更高效的PCB元器件封装创建方法呢？” 答案是肯定的，那就是老wu之前一直有在分享的PCB元器件封装创建神器——Footprint Expert，目前
模拟电路是电子设计的“暗黑艺术”，布满看不见的陷阱，电子新人很容易踩进陷阱，因此本文将提炼10条实战军规，从器件选型到版图布局，助你避开教科书不会写的深坑。1. 运放选型：先看输入电压噪声密度反常识点：低功耗运放（如OPA333）的1/f噪
对电子电路来说，数字电路并非“0”和“1”的简单排列，而是时序、信号、电源的协同工作，很多电子新人学习数字电路，被亚稳态、毛刺、时序违规等折磨到崩溃，因此本文将直击10个致命坑点，用硬核规则确保项目一次性流片成功！军规1：时序约束不是摆设必
在描述高速运行的数字系统时，噪声容限是最重要的参数之一。通常情况下，噪声容限定义了 I/O 引脚上或接口中可接受的噪声水平。在数字电子技术领域，噪声容限是指 I/O 引脚上出现但不会导致接收逻辑状态出错的噪声水平。这个值在时域中经常调用，用于测量比特误码率。如果您正在设计高速 PCB 并需要执行串扰
在分板式PCB设计中，离不开邮票孔（Stamp Hole）这个关键连接结构，若设计邮票孔出错，其设计精度很容易影响到产品可靠性与生产良率，因此本文将基于实际工程案例，谈谈其容易出现的高频问题及解决方案，以供参考。1、尺寸设计失控：孔径与间距
本文要点PCB 布局的核心是“信号流”和“电源流”，常规的手动拖拽，容易忙中出错，在茫茫飞线中里玩“一起来找茬”，眼睛都快要瞅瞎了，仅为了找一个电容 R1 该放置在板上的什么位置合适；快速布局功能，帮你一键放置器件，遵循一定的设计规则，它会优先把有电气连接的元件往一块儿凑，将老工程师的“只可意会不可
单片机串口通信因数据接收过快而卡死，通常源于硬件标志未处理、缓冲区设计缺陷、数据处理逻辑不当或资源竞争。以下是具体原因及解决方向的简明分析。核心原因具体表现解决方向中断标志未清除溢出错误标志 未被及时清除会导致串口进入错误状态，从而卡死 。
想玩转嵌入式，得先明白它难在哪。这不是光写代码就行，你得和物理世界打交道。1. 第一步就卡住：开发环境是真难配驱动、编译器、调试工具……一堆东西要装要设置，一步出错后面全乱套。跟配台式机完全是两回事。2. 硬件世界不“标准”，兼容性头疼芯片
