找到 “全能20期” 相关内容 条
  • 全部
  • 默认排序

器件能放在顶层的尽量放在顶层:器件位置摆放是否有问题,需要放置完成,然后该走差分的就差分走线:接口到变压器这里的信号以及布局完全不合格,需要走差分的没有按照差分布线,查看清楚原理图,那些信号走差分 ,那些信号单端,并且差分信号拉完之后还需要

Allegro-全能20期-Allegro小飞象-第二次作业-百兆网口模块布局布线

注意布局的时候器件整体中心对齐:底层器件也注意对齐:打孔也需要对齐:5V电源走线加粗或者铺铜连接好:铺铜连接之后不需要再走线连接了:注意电感内部当前层需要挖空,放置一个keepout区域:过孔都没有对齐等间距:LDO电路的电源信号也需要加粗

Allegro-全能20期-huzhenwen-Allegro 第二次作业-PMU模块

电感底部不能放置器件,建议自己优化下布局放置到IC芯片底部,自己修改下:器件尽量对齐:注意铜皮不要直接绘制,尽量钝角优化下:尽量能一块铺完的就一块,不要两块叠加,并且铜皮绘制尽量均匀,不要直角尖角:电感中间放置了铜皮挖空区域,铜皮重新灌下,

AD-全能20期-思乐第3次作业PMU模块

此处已经铺铜就不用再走线连接:电感内部的当前层挖空处理:其他的也一样,自己去修改。器件就近放,不要路径那么长:此处一个孔是否满足载流,可以多打一个:都看下LDO电路的信号线宽是否满足载流,不满足的出焊盘之后加粗宽度:这边也一致:其他的没什么

Allegro-全能20期-史珊-第2次作业-PMU模块的pcb设计

电感底部不能放置器件,以及走线,自己优化吧电感下面的器件塞到芯片底部:布局需要改动。器件并未对齐,并且都干涉了:器件是需要整体的中心对齐放置。上述一致原因的布局问题:布局需要优化,中心对齐好,器件之间不要干涉。DCDC电源主干道的电容是要靠

AD-全能20期- 邹旭的第三次作业PMU模块

电感底部不要放置器件,以及走线也不行,自己吧底层的器件看能不能优化塞到芯片底部:注意电感跟芯片管教是属于DCDC主干道,走线肯定满足不了载流,需要铺铜处理:并且主干道器件优先放置,所有路径要尽量短,电感应该靠近管脚:建议自己分清楚原理图上的

Allegro-全能20期-Allegro小飞象-第一次作业-PMU模块PCB布局布线设计

注意调整下配置电阻电容的位置,优先于主干道上的器件:注意电感的挖空区域 ,焊盘上面不用挖掉:注意顶层整板铺上GND铜皮,将GND网络全部连接起来:注意铺铜不要有直角,优化为钝角:注意走线规范,焊盘拉出6MI之后再拐线拉下来:此处铺了铜就不用

AD-全能20期-第一次作业DCDC模块PCB设计

布局没什么问题,注意电感内部需要挖空处理的:此处也是一致的问题,自己去放置禁止布线区域:注意板上的走线都一直线宽,除了特殊信号的:注意打孔注意对齐等间距:其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PC

全能20期PADS-丁世路-第一次作业-DC-DC模块设计