扫码关注
- 全部
- 默认排序
电源信号都没有处理：注意等长线的GAP尽量满足大于等于3W长度：可以减少串扰。注意看下xsignals分组 U16 -U17没有信号：数据跟地址用GND走线隔开：此处电源可以在电源层分割：以上评审报告来源于凡亿教育90天高速PCB特训班作业
差分走线包地尽量包全：此处扇孔重新优化下：此处连接两个过孔一起连接上，不然另一个过孔没有用：CC1 CC2信号需要加粗走线：此处差分走线完全不耦合 ，不合格：差分对内等长注意需要符合规范：好多差分走线以及对内等长不符合规范，都需要修改。以上
优先主干道的器件摆放，其他的配置电阻电容可以靠上放置，中间留出主干道空间：此处的电源跟地的走线完全满足不了载流：自己铺铜处理或者加粗走线。走线不要从器件内部穿过：主干道的铜皮不要太细了，尽量都均匀点：电感内部当前层挖空处理：以上评审报告来源
注意此处扇孔可以直接打在走线中间，这样拉出去形成了直角：注意个别过孔的间距，不要割裂了铜皮：注意数据组跟地址控制时钟组之间用GND走线隔开：再有空间的情况下 ，自己处理下。等长注意GAP尽量大于等于3W长度：优化处理下。其他的等长误差没什么
BGA内的电源并未处理，注意要么铺铜要么在电源层进行分割：注意看下U1-U16的地址控制时钟需要组内满足误差 ，还存在报错 ，重新组内等长：U16-U17的地址控制时钟注意对内的等长误差，还存在报错：数据线内也存在等长误差报错：数据线之间满
个别器件注意整体对齐：注意等长线之间需要满足3W间距原则：没满足的都自己优化下。数据线组内也需要满足3W：差分对内等长误差为5MIL：其他的没什么问题。以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问
走线并未完全连接，要连接到焊盘中心：注意铜皮尽量钝角，不要直角：铺了铜皮连接，里面就不用走线了：注意电源模块对应的GND过孔也是打在最后一个输出电容的管脚后面：注意下布局，电源模块布局走线优先于主干道，布局布线优先级最高，路径尽量短：电感内
