PCB设计：怎么显示与隐藏原理图库的PCB封装名称？ 答:这里我们分为两种情况进行分析，一种是在绘制原理图库的时候，怎么显示与隐藏元器件封装名称；另外一种是在绘制原理图的时候，怎么显示与隐藏元器件封装名称。 ① 绘制原理图库时隐藏PCB封装的操作步骤如下； 第一步，打开所要隐藏PCB封装名的库文件，点击菜单Options→Part Properties编辑属性；

提起COB封装，可能很多人不太熟悉，COB封装（Chip-on-Board Package）是一种常用的电子元器件封装技术，功能是将芯片直接安装在PCB上，而并非使用传统的插针、焊脚或表面贴装技术，具有小尺寸、高可靠性和良好的电性能等特点。

答：我们看到Orcad绘制的原理图，很多的时候原理图的封装属性都是不显示的，为了更加方便原理图的设计，我们讲解一下如何显示元器件的封装名，操作如下：第一步，选中需要显示封装属性的元器件，点击鼠标右键，下拉菜单Edit-Properties，编辑器件属性，如图3-214所示； 图3-214  编辑元器件属性示意图第二步，在弹出的属性编辑对话中，我们在下边栏选择Parts属性，找到封装属性这一栏，PCB  Footprint，；第三步，然后在封装属性这一栏，点击鼠标右键

在原理图封装库的绘制过程中，经常会遇到一些原理图器件封绘制出问题，需要删除的。有俩种方法。第一方法：首先打开原理图封装库，在SCH Library界面。选中需要删除的元器件封装，右键点击删除即可。如图1所示。图1第二种方法：选中需要删除的原

​有时画好原理图之后，又需要对某些同类型的元件进行属性的更改，一个一个地更改比较麻烦，Cadence Allegro提供了比较好的全局批量修改方法。

答：我们在时序等长时，除了考虑信号线的走线的长度以外，在高速设计领域里还需要考虑封装本身的引脚长度。所谓封装引脚长度，指的就是元器件封装内部的引脚长度，这个长度一般芯片的厂家会提供这数据，我们要做的就是将数据导入到规则管理器中，与等长一起处理，具体的操作步骤如下：

很多刚开始接触这个Allegro软件的同学，就有这样的疑问，我的原理图的网表都已经导入到PCB中了，为什么PCB板上什么都没有呢？元器件、飞线等都没有。其实，只要是网表导入到PCB中，器件都是在后台显示，需要指定元器件封装库，然后手动放置出来，下面我们详细介绍一下操作的办法：第一步，需要检查原理图的网表是否导入成功，执行菜单命令Display，在下拉菜单中选择Status，整个PCB文件的状态，如图324-1所示，进入到状态的界面，最上面一栏是Symbols and nets的选项，网表导入成功

出现的原因：在原理图库中绘制了一个带有多个part的封装（HI3518EV200），但未设置PCB Footprint。在dsn空间的一个原理图内，通过Edit Part修改改器件的PCB Footprint时候，会因为dsn空间内的元器件封装与sch_lib.olb元件库的封装不同，导致会把修改后的封装保存到dsn空间内的Design Cache，并将名字修改为HI3518EV200_x。

答：上一章介绍一些常用的快捷键，而在原理图库中制作元器件封装的时候，常用的快捷键有哪些呢？