扫码关注
- 全部
- 默认排序
传输线 · 源端端接 · 负载端端接串联端接电阻放在哪儿？离驱动端太远，反射可能已经出发了端接方案的核心不是‘加电阻’，而是让反射在预定边界被吸收 图 1 源片上源端终接示意源端串联端接通过让驱动器输出阻抗与串联电阻共同接近走线特性阻抗，
DDR端接数值对了，波形为何仍然难看？端接电阻放在哪里，和它是多少欧姆一样属于电气设计 端接的目标是让特定位置看到匹配阻抗并吸收反射。电阻数值正确但离源端或接收端很远，端接点前后的走线仍会形成传输线和支线，反射不会因为阻值标签正确就自动消失
走线都是50Ω，焊盘为何仍会反射？直线段的特性阻抗合格，不代表焊盘、拐角、间隙和宽度阶跃没有局部寄生 50Ω计算通常针对均匀传输线截面。焊盘变宽、参考面开槽、过孔焊盘和器件端头会改变局部电场与电流分布，等效为附加电容或电感；这段结构即使很短
RS485每个节点都端接，为何通信更差？端接跟随电气末端，不跟随节点数量 端接是给传输线末端吸收反射，不是给每颗收发器配一个固定电阻。两线多点总线在每个节点都并联端接，会把总负载压得过低；长支路和星形分叉还会制造新的电气末端。RS‑485通
源和负载都写50Ω，为何仍未必最大功率？50Ω可能是在描述传输线、端口规范或测量参考阻抗；要不要最大功率，还要看源内阻与源端看到的输入阻抗 射频系统里“都是50Ω”常被当成匹配完成。可负载端不反射，与有损信号源输出功率最大，是两个观察位置不
我们平时测试S11是在板边,如果箭头处板边和第一个元件之间传输线很长的话,测试出来偏差大不大? 如果在板上调匹配是不是要把参考面校准到元件附近,不这样操作误差大不大?我看有些人板上会留TRL校准的元件,这样有是不是为了校准到芯片附近调匹配更准确一点?
跟随着IC集成电路的发展，芯片的频率越来越高，噪声的容忍度越来越小，这就对IC设计中的封装设计提出了更好的要求，普遍的引起了越来越多工程师的重视。为了能够对IC芯片设计中存在的寄生参数准确的分析和数据量化及参数优化，我们特意开设了此次的直播课程，这次的课程目的就是和大家探讨在IC芯片封装设计中存在的寄生参数情况，比如电阻，电容，电感，电导的传输线等效模型等，及如何提取寄生模型优化回流路径中的电感，电阻，和减少自感和互感的参数等。
