扫码关注
- 全部
- 默认排序
运放后面只加电容，为何输出开始振铃？输出电容会与运放输出阻抗一起进入反馈环，新增极点可能把原本充足的相位裕量迅速吃掉 为了滤掉噪声，或者驱动ADC采样电容、长线和大面积mos栅极，有人会在运放输出端直接并一颗电容。直流结果没问题，阶跃一来却
同步整流换上mos，为何效率反而下降？同步mos能降低导通压降，但只有门极窗口与副边电流方向重合时，这份理论优势才会变成整机效率 把肖特基换成低导通电阻mosFET，损耗公式看起来更漂亮，实测效率却可能没有提升。轻载时驱动本身在耗能，死区太
自举电容充不满，高边mos为何会发热？高边mos能开起来，不代表栅极电压在整个导通期间都够；真正要看的是VB与VS之间还剩多少电压 半桥样机一上高占空比，高边mos温度就往上爬。示波器对地量栅极，波形看着很高，于是怀疑器件导通电阻太大。换了
mos并联参数一样，电流为何仍不均？同型号、同批次只能缩小参数差异，不能替代支路对称与开关瞬态验证 两颗mos并联，直流电阻差不多，散热器也共用，为什么热像上总有一颗更热？把电流表放在平均值上，可能看不出问题；把时间轴拉到开通和关断瞬间，电
mosFET开得更快，VDS尖峰为何更高？开关更快不等于更安全，栅极回路需要的是受控速度 栅极电阻越小，驱动器给栅极充放电越快，开关损耗可能下降；与此同时，峰值驱动电流、VDS过冲、栅极振铃、米勒误导通和EMI也可能变得更严重。选值必须用波
下管已经关断，桥臂为何仍会误导通？驱动器拉低栅极，高dv/dt仍能把关断管再抬起来 半桥对管切换时，开关节点的高dv/dt会经mosFET栅漏电容注入位移电流。关断回路阻抗过大，这股电流就会在栅极形成正向尖峰，使下管短暂重新导通。上管开通时
栅压继续加高，mos总损耗会更低吗？把mosFET栅压从8V抬到10V，RDS(on)可能下降，整机效率却未必继续提高。核心判断是：更高VGS会改善导通，却也让驱动器每秒搬运更多栅极电荷。导通损耗、驱动损耗、开关速度和额定值必须一起核算，不
体二极管已经反偏，mos开通电流却突然抬高半桥两只mos没有同时收到高电平，死区也留出来了，开通瞬间却仍冒出一股很高的电流。它可能不是驱动逻辑直通，而是另一只mos体二极管留下的反向恢复电荷。死区期间负载电流先流过体二极管；换向时，对侧MO
mos耐压电流都有余量，脉冲仍可能冲出SOA一只mos标称80V、80A，实际脉冲只有30V、30A，看起来余量很大，却仍可能在几次启动后短路。原因是80V和80A不是可同时使用的坐标，真正的边界藏在安全工作区里。SOA要同时回答电压、电流
在现代ULSI电路中沟道热载流子 (CHC) 诱导的退化是一个重要的与可靠性相关的问题。载流子在通过mosFET通道的大电场加速时获得动能。当大多数载流子到达漏极时，热载流子（动能非常高的载流子）由于原子能级碰撞的冲击电离，可以在漏极附近产生电子—空穴对。其他的可以注入栅极通道界面，打破Si-H键，
