扫码关注
运放后面只加电容，为何输出开始振铃？
输出电容会与运放输出阻抗一起进入反馈环，新增极点可能把原本充足的相位裕量迅速吃掉
为了滤掉噪声，或者驱动ADC采样电容、长线和大面积MOS栅极，有人会在运放输出端直接并一颗电容。直流结果没问题，阶跃一来却出现过冲、振铃，严重时空载都在持续摆动。
电容本身没有“放大”能力，但它改变了输出节点的频率响应。只要这个节点在反馈环内，负载电容与运放输出阻抗形成的新极点就会改变环路相位。
工程判断是：容性负载问题属于稳定性设计，不是简单的滤波器选值。先确认相位裕量，再谈电容能滤掉多少噪声。
一颗电容，为什么会改变环路
真实运放输出端不是理想零欧电压源，而是带有随频率变化的输出阻抗。负载电容接上后，两者形成额外极点，让环路增益开始更早下降，并增加相位滞后。
图1 输出阻抗与负载电容在反馈环中形成额外动态环节
当环路增益降到0 dB附近时，相位若已经接近反馈翻转条件，闭环响应就会出现大过冲、长时间振铃甚至自激。电容越大、输出隔离越弱，新增极点通常越低。
这也解释了为什么直流电压正常却不能证明稳定。振荡可能只在某个负载、某种输出幅度或某段温度下出现，静态万用表完全看不到。
先用小阶跃把相位裕量暴露出来小信号阶跃不会立即撞上压摆率，更适合观察闭环阻尼。过冲越大、振铃衰减越慢，通常说明相位裕量越紧张；持续等幅振荡则意味着环路已经失稳。
图2 断环模型把输出阻抗、负载电容和反馈因子分开观察
测试时要使用目标反馈电阻、供电、共模电压和负载。示波器探头本身也有电容，直接挂在高阻节点上可能改变结果，需把探头模型计入负载或选用合适探测方式。
断环等效图能帮助定位新增极点，但样机验证仍应回到闭环阶跃。模型负责解释机制，实测负责确认寄生、布局和器件批次是否留有余量。
补偿的核心是把电容隔离出环路常见做法是在运放输出与电容之间串一个小电阻。它让运放在高频先看到隔离电阻，而不是直接看到全部电容，从而改善环路相位；电容后端仍能承担储能或滤波。
隔离电阻会带来负载压降和输出阻抗上升，也可能与电容形成新的零点。阻值不能只凭经验拍板，应结合数据手册曲线、目标负载和阶跃响应扫值。
图3 调整主极点或隔离负载后，0 dB交越处可以恢复相位余量
其他方案包括调整反馈补偿、降低闭环带宽、使用缓冲器，或直接选择明确支持目标容性负载的运放。若电容是ADC采样网络的一部分，还要同时核对建立时间和采样瞬态。
把最坏电容和最坏负载一起测电容容差、温度和直流偏压都会改变有效值，陶瓷电容在工作电压下的实际容量可能与标称不同。线缆、连接器和后级输入也会增加额外电容。
建议从小电容开始逐级增加，记录过冲、振铃频率、衰减时间和稳定时间，同时扫描输出幅度与负载电流。小信号稳定后，再验证大信号压摆和恢复过程。
图4 隔离补偿后的环路曲线要在交越频率处重新检查增益与相位
布局上，反馈回路应紧凑并在隔离电阻前取样还是后取样的问题上保持设计意图一致。取样点改变，会让负载电容是否处于环内发生本质变化。
最终方案要在器件最小相位裕量、最大负载电容和供电温度边界通过，而不是只在实验室用一颗典型样片得到漂亮波形。
数据手册若给出了“容性负载与隔离电阻”曲线，应优先从推荐区间起步。这些曲线通常绑定闭环增益、供电和输出幅度，换到不同增益后相位裕量会变化，不能把一个阻值复制到所有通道。没有曲线时，可用小信号模型扫电容与电阻，再由阶跃实测收口。
反馈取样放在隔离电阻前，运放本身更容易稳定，但负载端的直流压降和动态误差不在环路内补偿；取样放在电阻后，可以校正负载端误差，却重新把部分电容纳入反馈。两种接法服务不同目标，原理图评审时必须写清输出精度的参考点。
ADC驱动场景还会出现周期性电荷回冲。采样开关每次动作都从运放输出吸取脉冲电流，等效负载并非一颗静态电容。隔离电阻与电荷桶电容既要稳定运放，也要在采样时刻前完成建立，阻值过大可能把振铃解决了，却让转换误差变大。
若振荡频率接近开关电源或数字时钟，不要立刻认定是外部串扰。先断开负载电容、改变隔离电阻并观察频率和衰减是否跟着变化。稳定性问题通常会对环路参数敏感，而纯外部耦合更容易随噪声源开关、线缆位置或屏蔽方式变化。
多通道设计应逐路验证，不要用一条通道的补偿值覆盖不同走线长度、负载电容和反馈增益。
运放输出端那颗电容不是“无条件滤波”。它会与输出阻抗共同改变反馈环路，直流正确、噪声变小，都不能代替稳定性验证。
最直接的动作是用目标电容做小阶跃，看过冲和振铃，再决定隔离电阻、补偿网络或器件更换。先保住相位裕量，滤波才有意义。
声明：
本文由凡亿教育整理，转载请注明来源！
投稿/招聘/广告/课程合作/资源置换 请加微信：13237418207
