扫码关注
- 全部
- 默认排序
不断变化的芯片间互连标准
UCIe是先进封装中芯片间互连的标准，最近因其2.0版本的发布，被指“过于复杂”而引发担忧。但事实上，这个版本中的许多新功能都是可选的，这一点似乎在公众讨论中被忽视了。事实上，对于不面向未来芯粒市场的设计而言，支持该潜在市场的新功能并非必需。“这对UCIe来说既是福也是祸，”cadence高级产品营
在电子产品开发中，PCB设计需要与机械外壳或其他结构部件紧密配合。通过将PCB设计导出为DXF格式，结构工程师可以快速获取PCB的外形尺寸、安装孔位置等信息，并将其导入到机械设计软件中，如SolidWorks、Autocad等进行结构核对或
在Kicad中，ERC错误通常是由于电源引脚未连接或连接到错误的引脚而导致的。为了解决这个问题，你可以在电源选项中选择“PWR_FLAG”来消除错误。但有时候，这会引起冲突。本文即是一例。环境：Kicad 版本：7.0.6操作系统版本：Win10错误描述：Kicad 原理图 ERC 检查出现错误，错
最近有很多同学问我啊零基础学PCB会不会太慢？学了PCB能拿多少工资？也不知道在哪里开始学习今天针对这些问题好好探讨！问题1：AI是否会取代PCB工程师？现状：cadence Allegro X AI已实现80%常规布线自动化高端岗位需求逆
以 Kicad 7.0 为例讲述如何在 PCB 中添加图片或 LOGO 丝印。总体思路：因为器件的封装中是可以自带丝印的，因此，将图片转换为带有丝印的封装即可。将图片转换为封装打开 Kicad 中的自带的 图片转换器 ：点击 加载源图片 按钮导入图片，然后依次选择 负片 、顶层丝印、输出格式选择 封
在高速PCB设计中，cadence Allegro凭借其强大的布线功能成为行业标杆，但实际应用中仍存在诸多痛点。本文基于2025年最新技术资料，提炼七大类高频问题及解决方案，助您高效规避设计陷阱。一、布线前规划：从库到层的全链路准备1.1
在高速PCB设计中，cadence Allegro凭借其强大的规则检查与信号分析功能成为主流工具，但在实际布局过程中，工程师会因为软件特性或操作习惯遭遇效率瓶颈，本文将基于实战案例，谈谈常见问题及解决方案。1、设计规则冲突频发①物理间距规则
随着时代高速发展，PCB行业郑经理技术重构，传统岗位面临系统性挑战，然而许多工程师依然不太清楚该趋势，因此本文将从技术迭代、工具革新、市场需求三大维度，分析当代PCB工程师的生存困境。1、技术替代加速AI自动布线普及：cadence All
初级硬件工程师需在3-5年内完成技术跃迁，否则将面临职业瓶颈。核心在于项目沉淀、工具精通与趋势预判。硬件行业并非“越老越吃香”，而是“越进阶越安全”，本文将分享硬件工程师正确技术进阶路线以供参考。1、技术筑基工具链：精通cadence/Al
由于cadence Allegro 17.x版本采用了新的数据存储格式，使其与16.6等旧版本无法直接兼容。这给需要与使用旧版本的工程师带来了不便。本文将直接介绍将Allegro 17.4版本设计文件降级至16.6版本的方法。1、降版本前提
