扫码关注
找到 “VERILOG” 相关内容 条
- 全部
- 默认排序
说出来挺有意思的，这两年面试FPGA岗位，明显感觉到一个变化：越来越多的公司开始在面试里问HLS的问题了。以前求职FPGA，面试官一上来就是VERILOG、VHDL、时序约束、跨时钟域这些。懂RTL开发基本上就够了。但现在情况不太一样了，我
219 0 0
FPGA新人别只背语法：项目跑通才是真本事行业趋势 + 学生痛点 + 项目训练 + 面试表达学 FPGA 的同学，常有一个很真实的卡点：VERILOG 语法看过，计数器和状态机也写过，可一碰到项目就发虚。仿真波形不对，不知道该看哪一级；上板
97 0 0
.h .h用于告诉别人你的程序是用来做什么，一般应包括一些宏定义和变量，函数声明。（强调：接口，功能） .v .v文件是所有函数和变量的定义，用于告诉计算机，你的程序要做什么。 （强调：结构，实现）
2072 0 0
我的乘法已经写了好久了，但是一直改来改去，今天终于完成了算是比较标准的一个程序吧，我把所有端口的宽度都用一个变量来表示，到时候直接改动变量的值就可以了。。。 之前，我给变量赋值的语句是这么写的： parameter e1=4'd8；///表示成数的指数位数//// parameter e2=4'd8
2127 0 0
1671 0 0
