扫码关注
- 全部
- 默认排序
答：Allegro导出封装库时，一般我们会勾选No library dependeNCies选项，如图5-207所示：
答：第一步，执行菜单命令Setup-User PrefereNCes，进行用户参数的设置；第二步，进入设置界面。在左侧边栏中找到Ui，在Ui下面的子菜单栏中找到Undo命令，如图5-208所示，在Undo_depth中设置撤销的步数，一般设置50就足够用了。
答：第一步，点击执行菜单命令Tools-Utilities，在下拉菜单中选择Aliases/FuNCtion Key，进行快捷键的查看；第二步，在弹出的界面中，如图5-224所示，可以看到当前指定的快捷键以及命令有哪些也可以在Command栏中输入“Alias”进行查看；
答：第一步，点击执行菜单命令Setup-User prefeeNCes，进行用户设计属性的设置；第二步，执行命令之后，弹出如图5-229所示的界面，左侧边栏为常规设计参数的根目录，右侧边栏为常规设计参数的设置选项，具体的含义如下所示：
答：ODB++是业内产常用的一种规范的生产文件，该格式文件所包含的信息较常规RS274X格式的光绘文件丰富许多。而常规的Allegro软件并不能实现该功能，安装ODB++组件方可实现，CadeNCe网站有提供下载。
答：使用Allegro走线的时候，可以动态地显露走线的长度信息，具体操作的步骤如下所示：首先，点击Setup-User PrefereNCes，在弹出的User PrefereNCes Editor选项卡中勾选
答：第一步，点击Setup-User PrefereNCes选项，如图6-325所示；
答：PCB设计中常用的存储器有如下几种：Ø SDRAM，SyNChronous Dynamic Random Access Memory（同步动态随机存储器）的简称，SDRAM采用3.3v工作电压，带宽64位，SDRAM将CPU与RAM通过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作，与 EDO内存相比速度能提高50%；
谈谈阻抗匹配的理解
阻抗匹配（impedaNCe matching）信号源内阻与所接传输线的特性阻抗大小相等且相位相同，或传输线的特性阻抗与所接负载阻抗的大小相等且相位相同，分别称为传输线的输入端或输出端处于阻抗匹配状态，简称为阻抗匹配。否则，便称为阻抗失配。有时也直接叫做匹配或失配。
