扫码关注
- 全部
- 默认排序
一个layout工程师学习信号完整性之路上一篇文章介绍IBIS的基本构造，下面简单整理IBIS中一些常用的概念，以便于我们在使用IBIS知道这些都代表什么意思：IBIS中术语解释R_pkg、L_pkg、C_pkg：封装参数C_comp：为硅
一个layout工程师学习信号完整性之路本人最早接触SI仿真的时候，只是进行一个简单的流程操作，其中涉及到的原理、模型知之甚少，再后来慢慢的接触到了深一点的东西开始自己搭建电路了解到了IBIS。用于电路仿真的模型有好多，可能IBIS是最常用
在高速数字电路设计中，准确模拟和分析电路接口的行为至关重要。IBIS（I/O Buffer Information Specification）作为一种特定的电子接口行为规范标准，为这一需求提供了精确的解决方案。IBIS的核心内容标准定义：
高速电路设计时代，信号完整性（SI）问题直接决定产品良率。面对SPICE、IBIS、Quantic EMC等工具矩阵，工程师需精准匹配需求与工具特性。本文提炼6款主流工具核心差异，给出硬核选型参考。精度优先场景▸ 选SPICE → 需接受数
在高速PCB设计中，Sigrity作为信号/电源完整性分析的核心工具，其仿真结果的准确性直接影响设计成功率。本文基于实际工程案例，提炼九大高频问题及解决方案，助你避开仿真陷阱。一、模型不准确：IBIS/SPICE版本坑现象：仿真眼图与实际测
IBIS模型是信号完整性仿真的基石，但导入时报错、电压范围对不上，是工程师最常踩的坑。本文直击要害，帮你快速定位并解决。1、电压范围的硬性规则IBIS标准对各曲线的电压范围有明确规定，超出即报错：Pullup/Pulldown/Data：-
仿真和实测差几个dB，不是运气差，是模型漏了东西。多数工程师只盯着波形对比，却没追问偏差的根因。1、封装寄生，最大的隐形杀手IBIS模型只描述芯片引脚行为，不包含封装。焊球电感、TSV电容、重布线层的寄生参数，在GHz频段轻松贡献1到3个d
