- 全部
- 默认排序
我有几个问题,想请教下。
我有几个问题,想请教下。FPGA的,普通io是什么电平标准呢ecl.还是cml,lvds,那种标准。因为,实际高速设计时需要通过电平标准,来设计匹配电路但我没在手册上,看到过相关描述
蓝色线上是FPGA的引脚,器件是FEP,这样网络不在原理图中两者连接啊,整不明白了
一位工程师的FPGA项目开发经验总结 FPGA, 经验总结, 工程师, 项目, 开发 1. 要和人配合。以我们做硬件的工程师为例,测试的时候一般都需要软件的配合,一个对硬件来说无比复杂的工作,可能在软件工程师看来就是几行简单的代码。所以要和人配合,多听听别人的意见,这样必然可以产生新的 know-
FPGA 学习笔记7(状态机设计实例):因内容比较简单,而且在这篇日志中也有相关的知识点,就不写了。该集主要知识点:1、利用状态机实现滤除物理按键所产生的抖动波形。2、非阻塞赋值的巧妙运用3、将状态机与计数器功能组合使用4、在仿真代码中利用随机数产生延时随机的时间。5、task 运用方式、以及将仿真
在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来讨论一下,免得后来的人走弯路. 下面是我收集整理的一些,有些是自己的经验,

扫码关注











