找到 “DRAM” 相关内容 条
  • 全部
  • 默认排序

注意数据线和地址线之间需要满足20mil的间距要求2.存在短路3.注意数据线和地址线需要进行等长处理,并满足3W间距4.走线注意能拉直尽量拉直5.扇孔可以在优化一下以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班

90天全能特训班19期allegro -茉宣-1SDRAM

注意此处扇孔可以直接打在走线中间,这样拉出去形成了直角:注意个别过孔的间距,不要割裂了铜皮:注意数据组跟地址控制时钟组之间用GND走线隔开:再有空间的情况下 ,自己处理下。等长注意GAP尽量大于等于3W长度:优化处理下。其他的等长误差没什么

全能19期-Allegro-Charlie_Wu-第五次作业-SDRAM设计

时钟信号等长不符合要求2.器件摆放注意间距,一般建议1.5mm3.器件摆放注意干涉4.此处等长需要优化一下其他没什么问题以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https:

90天全能特训班19期AD -lr-2SDRAM

注意数据线之间等长需要满足3W2.次根信号等长不满足原理图要求3..地址线之间等长也需要满足3W4.存在开路以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item

90天全能特训班19期AD -文镜皓-2SDRAM

注意数据线之间等长需要满足3W2.串组两端的信号也要加入地址信号进行等长3.地址线和数据线之间需要画一根地线进行分开4.电源需要再电源平面层进行处理,打孔进行连接以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课

90天全能特训班19期AD -Tbabhs-1SDRAM

电源信号都没有处理:注意等长线的GAP尽量满足大于等于3W长度:可以减少串扰。注意看下xsignals分组 U16 -U17没有信号:数据跟地址用GND走线隔开:此处电源可以在电源层分割:以上评审报告来源于凡亿教育90天高速PCB特训班作业

全能19期-AD-张冰-第七次作业-2片SDRAM

GND跟电源网路都没有处理:地址线都有及个别的没有跟BGA内的扇孔连接:等长线的GAP尽量大于等于3W,不要太短了:数据线一组走线尽量紧凑点:看下是否存在间距报错:等长线之间要满足3W间距原则:上述一致问题,等长线GAP满足下3W长度:间距

AD-全能19期-宋文孝-第五次作业-SDRAM设计

数据线与地址线之间的分割线上需要打地过孔,建议150mil一个第4层数据线和地址线之间也需要添加一根地线分开2.等长存在误差报错3.有器件连接的网络要创建Xsignals进行等长4.注意电源需要再电源层处理一下,铺铜进行连接5.注意器件不要

90天全能特训班19期 AD - 董超-1SDRAM

信号线不满足3w间距数据线和地址线之间最好画一条加粗的gnd间隔开来以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可以访问链接或扫码联系助教:https://item.taobao.com/item.htm

306 0 0
PCB Layout 2023-07-19 17:06:09
lrz-第五次作业-sdram模块设计作业评审

注意数据跟地址,时钟,控制之间用GND走线隔开:建议等长线的GAP也尽量满足3W,避免自身的串扰:等长不是很美观,尽量采取咬合等长,既美观也节省空间,还可以调整下美观性:上述一致原因,注意等长线的gap:其他的等长没什么问题,只要是等长美观

全能19期-AD刘+第五次作业+SDRAM实战案例