扫码关注
- 全部
- 默认排序
简介在生成式人工智能、高性能计算 （HPC） 和数据中心的推动下，人们对计算能力的需求不断增长，这也刺激了对先进 CMOS 工艺和封装技术的需求。为满足这一日益增长的需求，半导体行业正在推动到 2030 年实现万亿晶体管三维集成电路（3dIC）系统级封装（SiP）解决方案。本文将探讨台积电推动采用c
随着电子技术高速发展，芯片内置的晶体管数量翻倍增长，目前已经达到数百亿级别，但受限于“波尔兹曼暴政”物理定律的限制，性能提升越来越困难，，无法在过低的电压条件下正常工作，因此，晶体管必须需要改变！据媒体报道，美国麻省理工学院团队利用超薄半导
简介 随着芯片设计日趋复杂，片上网络（NoC）已成为实现异构计算组件之间高效数据通信的重要组成部分。然而，向 3d 芯片设计的过渡和基于芯片的架构的兴起为 NoC 技术带来了新的挑战和机遇。本文将引导您了解三维空间中 NoC 的演变情况，介绍关键注意事项和新兴方法。NoC 日益重要NoC 是现代复杂
在使用Altium Designer（AD）进行PCB设计时，可能误操作，导致焊盘在3d视图中显示为绿色，一般原因是焊盘被意外设置了“盖油”（Solder Mask Expansion）规则，导致在制造过程中焊盘上的阻焊层覆盖了原本应该裸露
简介随着摩尔定律扩展速度的放缓，异质集成（HI）已成为继续提高电子系统性能和功能的一种关键方法。异质集成是指在单个封装中结合不同类型的元件和技术。先进的封装架构，尤其是二维和三维设计，是实现 HI 的关键因素。本文概述了 2D 和 3d 封装的互连技术，包括术语、关键指标和未来趋势。封装架构术语为了
4.28 AD软件中如何制作简单3d元件体？答：AD软件有自带制作简单的3d元件体用于3d PCB封装中下面以0603C封装为例进行简单介绍。1）导入打开常用的封装库，选择0603C封装，如图4-70所示。图4-70 选择0603C封装2）首先确定Mechanical层打开，因为3d Body只
BM3d算法学习
前些日子在学习图像降噪的算法，自然而然的发现了这篇里程碑式的作品，“BM3d”3d块匹配降噪算法，想来时间也久，赶紧再写下来，以免过后忘记。在学习的过程中，由于没学过数字图像处理，学起来还是挺墨迹的，前前后后得有四五天吧，才算整个大差不差，期间看了许多前辈的博客和代码，也总算有些许的进步和理解，特此
3d IC生态系统渐成
采用Chiplet的设计方式已是大势所趋，但究竟何时会开始大规模转向这种设计方法，目前仍有待确定。尽管如此，一些与技术和商业相关的最大障碍正在得到解决。虽然基于Chiplet的设计目前对于许多公司来说在经济上仍难以企及，但这种情况已开始发生变化。一个新兴生态系统的初步迹象已经显现。不久前，芯片行业还
随着消费电子逐渐小型化、轻薄化，3d柔性电路板应用愈发广泛，早已成为工程师们的学习重点之一，本文将列出设计3d柔性电路板设计的注意要点，希望对小伙伴们有所帮助。1、设计前准备详尽的文档规划柔性电路的关键区域，包括叠层结构、覆盖层和补强区域等
3d 异质集成 (3dHI) 技术可将不同类型、垂直堆叠的半导体芯片或芯粒 (chiplet) 集成在一起，打造高性能系统。因此，处理器、内存和射频等不同功能可以集成到单个芯片或封装上，从而提高性能和效率。随着 3dHI 系统越来越复杂，UCIe (Universal Chiplet Interco
