本软件使用我们的Altium designer 19 软件，对常用的几个ad出现的差分布线错误，过孔尺寸错误，布局出线产生的错误进行一个分析和进行一个解答，如何对这些错误进行仔细的查找和纠正规则。

定义了差分对以后，采用 Differential Pair Routing开始布线，可是一边的两个焊盘走线总是连不上另外一边的两个焊盘 ，这种情况怎么解决呢，大佬

1.电源模块主输出路径建议布线40mil宽度以上2.顶层连接多余打孔造成天线报错3.焊盘要从短边出线，避免长边出线4.差分布线尽量少换层打孔，差分换层打孔傍边打回流地过孔5.232模块C+,C-;V+,V-所接的电容属于升压电容,需要走线加

1.差分布线长距离不耦合，应尽量耦合2.差分线包地不完整，应该尽量包到焊盘旁边，包地线间距不要太远3.过孔之间、过孔和焊盘要保持间距，不能太近，过孔不能上焊盘以上评审报告来源于凡亿教育90天高速PCB特训班作业评审如需了解PCB特训班课程可

焊盘从短方向出线，不要从长方向和四角出线，从焊盘中心出焊盘后拐弯主电源输出打孔要在模块最后一个电容后方，多打孔加大载流 SD走线保持3w间距整组打孔包地usb差分对经过电阻后而然是差分对，按照差分布线尽量耦合减短换层走线长度，换层打孔旁边打

1.差分对内等长不规范2.差分走线不规范，出焊盘后应该尽量耦合，后面两个电容可以布局到背面。3.这里是兼容设计，上下两个电阻应该叠放到中间器件焊盘上，以保证差分和电阻的连接不受影响。4.差分走线不耦合，没有按照差分布线间距走线5.过孔重叠以

在设计PCB时，经常会遇到高速差分线，比如USB、HDMI、LVDS、以太网等等，高速差分线不仅要求信号线的正端和负端信号线宽及线间距保持一致，还需要对差分信号线进行阻抗控制。控制差分信号线的阻抗，对高速数字信号的完整性是非常重要的，因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰

1、外壳地和GND底层铺铜没有分割2、外壳地与GND之间距离需要2mm以上3、跨接区域需要多打孔，外壳地这边也需要多打孔4、多处孤岛铜皮和尖岬铜皮5、差分布线不耦合6、差分换层需要旁边打过孔7、多余过孔没有删除8、电源走线需要加粗走线9、焊

1、CGND这边也需要就近多打孔2、多处孤岛铜皮和尖岬铜皮3、焊盘应从短边出线，避免从长方向出线。4、变压器除差分信号外,其它信 号都要加粗到20mil以上。5、晶振需要走类差分布线，尽量缩短到芯片走线。6、走线避免锐角7、器件摆放干涉8、

AD差分线拖动会断开，单根线拖动不会断开；怎么设置差分线拖动不会断开？