ROM、RAM、DRAM、SRAM、FLASH的区别

浏览量:1692
时间: 2024-03-15 17:14:18

ROM与RAM 

image.png

SRAM与DRAM

image.png


ROM 

image.png



FLASH

image.png



声明:本网站所收集的部分公开资料来源于互联网,转载的目的在于传递更多信息及用于网络分享,并不代表本站赞同其观点和对其真实性负责,也不构成任何其他建议。仅供学习交流使用,不构成商业目的。版权归原作者所有,如果您发现网站上有侵犯您的知识产权的作品,请与我们取得联系,我们会及时删除。侵权投诉
相关推荐HOT
试简要说明Linux系统在目标板上的启动过程?

用户打开PC的电源,BIOS开机自检,按BIOS中设置的启动设备(通常是硬盘)启动,接着启动设备上安装的引导程序lilo或grub开始引导 Linux,Li... 详情>>

2024-10-16 17:07:10
硬件工程师面试:板子上电后没有反应,你会如何排查?

分类:硬件设计 | 适合人群:校招、0-3年 | 难度:中级 | 题型:故障分析面试题一块新打样的主控板上电后没有任何反应,指示灯不亮,下载器也连接不上。你会如... 详情>>

2026-07-26 22:34:13
DDR走线等长匹配在嵌入式系统中怎么做?面试要从拓扑讲到匹配网络

📖 本文概述DDR走线等长匹配是嵌入式工程师面试高频题。本文从时序预算、拓扑选择、组内组间等长控制、匹配网络实现到仿真验证,系统讲解DDR布线的等长策略。🔑... 详情>>

2026-08-03 10:38:02
FPGA时钟分频与PLL/MMCM怎么用?FPGA面试从时钟资源讲到动态分频

FPGA设计中级技术基础题本文概述时钟分频是FPGA设计里最基础也最容易用错的环节。面试官想听的是:你懂不懂FPGA的时钟资源(PLL/MMCM、全局时钟网络、... 详情>>

2026-09-03 13:55:21
FPGA IO电平标准怎么选?LVCMOS、LVDS与HSTL怎么理解?FPGA面试从Bank电平讲到端接

一句话答案FPGA IO电平标准由所在Bank的VCCO决定:LVCMOS是单端3.3/2.5/1.8/1.2V,LVDS是低摆幅差分高速,HSTL是存储接口标... 详情>>

2026-09-13 21:26:45
开班信息