扫码关注
层叠设计的核心是为高速信号提供完整参考地、把电源与地紧耦合、并保证每层阻抗可控；常用 4 层（信号-地-电源-信号）或 6 层（信号-地-信号-电源-地-信号），具体由板层数、速率和成本决定，不能套固定公式。
本文概述
层叠（Stackup）是 PCB 设计的骨架，决定了阻抗、回流路径、EMI 和散热。面试常问 4 层板能不能做高速、6 层怎么排、电源层要不要分割。回答要从「信号回流优先、电源地耦合、成本与可制造性」三个维度展开，并能说出至少一种常用叠层和其适用条件。
核心要点
层叠设计三原则：高速信号紧邻完整参考地、电源层与地层紧耦合、阻抗按目标值（50Ω单端/100Ω差分）控制
4 层经典排法：信号-地-电源-信号（Top-GND-PWR-Bottom），成本低但第二层回流路径不完整
6 层常用排法：信号-地-信号-电源-地-信号（S-G-S-P-G-S），中间层信号回流好，是中高速首选
差分对、时钟、高速串行必须紧邻完整参考面，跨分割会引起回流绕道和 EMI 增大
介质厚度、铜厚、阻抗公差由板厂工艺能力决定，设计前要拿板厂叠层表确认，不能自定
面试官考察点
面试官想看你是否真画过板、是否理解回流路径这个核心概念，而不是背「地电源上下」的口诀。重点听：
是否知道高速信号必须紧邻参考地，而不是随便放
是否能区分 4 层和 6 层的能力边界
是否考虑了成本、板厂工艺、后续布线空间
能否说出至少一种成熟叠层及其优缺点
回答思路
回答分四步：①先讲原则（回流、耦合、阻抗）；②给具体叠层方案；③说明为什么这样排；④讲与板厂、成本的配合。不要一上来就背「信号-地-电源-信号」，要先讲判断依据。
参考回答
先讲原则。层叠设计不是拍脑袋，围绕三件事：
回流路径完整：高速信号的回流电流在参考面正下方紧邻处流过，信号层必须紧贴完整的地或电源层，且不能跨分割；
电源地紧耦合：电源层和地层相邻且介质薄，形成平板电容，改善 PDN 高频阻抗；
阻抗可控：通过介质厚度、线宽、铜厚把单端控制到 50Ω、差分 100Ω（或按 DDR 要求）。
给方案。这块板有 DDR3 和千兆以太网，属于中高速，我会选 6 层 S-G-S-P-G-S：
| 层 | 功能 | 作用 |
|---|---|---|
| Top（L1） | 信号 + 关键器件 | DDR 数据线、以太网差分对，紧邻 L2 地回流好 |
| L2 | 完整 GND | Top 层高速信号参考面，不分割 |
| L3 | 信号 | 普通低速信号，参考 L2/L4 |
| L4 | PWR（按电源分割） | 与 L5 地紧耦合，形成电源平面电容 |
| L5 | 完整 GND | 与 L4 紧耦合，同时做 L3/L6 参考 |
| Bottom（L6） | 信号 + 器件 | 次要信号，参考 L5 |
为什么这样排。DDR3 数据线和千兆以太网差分对走 Top 层，正下方是完整地，回流路径最短、EMI 小；电源层和地层相邻，平板电容帮去耦；L3 留给普通 GPIO 和低速信号。如果成本敏感、速率要求不高，4 层 S-P-G-S 也能做，但第二层被电源分割后回流不完整，DDR 这种应用不建议。
与板厂配合。介质厚度、铜厚、阻焊厚度影响阻抗，设计前一定要拿板厂的叠层表（Stackup），用其材料和公差算阻抗，而不是自己在软件里填个数。最终叠层和阻抗要在制板文件里明确标注。
