扫码关注
分类：嵌入式工程师面试题经验级别：中级难度：中高级题型：布局设计
📖 本文概述
时钟电路是嵌入式系统的"心脏"，其PCB布局质量直接影响系统稳定性和EMC性能。本文按布局流程的时间线展开，从位置规划到走线规则再到验证测试，完整覆盖面试回答要点。
🔑 核心要点速览
晶振尽量靠近芯片时钟引脚，走线长度控制在20mm以内
负载电容紧贴晶振引脚放置，接地回路最短
时钟走线参考平面完整，禁止跨分割
时钟走线包地或两侧加接地屏蔽过孔
晶振下方所有层铜皮铺地并接地
面试题
嵌入式系统中，时钟电路（晶振）在PCB上应该怎么布局？布局不好会导致什么问题？
面试官真正想考什么
面试官问这个问题，核心是看你是否理解时钟信号的特殊性——它是整块板上辐射最强的信号源之一，布局不当会导致系统不稳定和EMC测试不通过。能不能从起振裕量、辐射控制、走线规则三个层面系统回答，是区分初级和中级工程师的关键。
回答思路（按布局流程展开）
Step 1 — 位置规划
晶振靠近芯片时钟引脚
晶振到MCU/处理器时钟输入引脚的走线长度尽量短，建议控制在20mm以内。走线越长，寄生电容和电感越大，一方面影响起振裕量（可能导致不起振或起振时间过长），另一方面时钟走线变成天线向外辐射。
Step 2 — 负载电容
负载电容紧贴晶振引脚
负载电容（CL1、CL2）必须紧贴晶振的两个引脚放置，走线越短越好。电容的接地端通过最短路径连接到地平面，建议直接打过孔到地。负载电容的容值要根据晶振规格书中的负载电容（CL）要求选取，并考虑PCB寄生电容的影响（通常3~5pF）。
Step 3 — 走线规则
参考平面完整，禁止跨分割
时钟走线下方参考平面必须完整无分割。跨分割会导致回流路径绕行，产生环路天线效应，是时钟辐射超标的主要原因之一。走线两侧建议加接地屏蔽走线或接地屏蔽过孔阵列（间距小于信号波长的十分之一），减少时钟信号对外耦合。
Step 4 — 铜皮处理
晶振下方全层铺地
晶振及其负载电容下方的所有信号层都应铺铜并连接到地平面，形成一个局部"净空区"。这样做的好处是为时钟信号提供一个低阻抗的回流参考面，同时屏蔽时钟信号对其他信号层的耦合干扰。
Step 5 — 验证测试
实测确认起振和辐射
布局完成后需要验证两个关键指标：一是用示波器测量时钟信号的幅度和稳定度（注意探头负载效应），确认起振裕量充足；二是用频谱分析仪或近场探头测量晶振区域的辐射频谱，确认基波和谐波分量在EMC标准限值以下。如果辐射偏高，可以考虑在时钟输出端加小阻值串联电阻（如22~33Ω）来减缓边沿速率。
追问及应对
追问1：有源晶振和无源晶振在布局上有什么区别？
有源晶振自带振荡电路，不需要负载电容，但需要稳定的电源供电。布局重点是电源去耦电容要紧贴VCC引脚，并且输出走线同样要遵循短、直、有完整地参考的原则。有源晶振的输出驱动能力通常更强，辐射也更大，屏蔽措施更重要。
追问2：如果板上有多个晶振，布局要注意什么？
多个晶振之间要保持足够的间距，避免互相耦合。不同频率的晶振走线不能平行走线。如果频率之间存在整数倍关系，谐波叠加可能导致特定频点的辐射更突出，需要在布局时就做好隔离。
追问3：时钟走线需不需要做阻抗控制？
对于普通MCU的时钟走线（频率在几十MHz以内），通常不严格要求阻抗控制，重点在走线短和参考平面完整。但对于高速处理器的参考时钟（如PCIe的100MHz参考时钟），则需要做阻抗控制，通常要求单端50Ω。
失分表达
❌ "晶振随便放，离芯片不太远就行"
没有体现对起振条件、辐射控制和EMC的理解，显得缺乏实际调试经验。
核心关键词：晶振布局、负载电容、起振裕量、参考平面、屏蔽过孔、辐射控制、时钟走线
