PCB测试点与可测试性设计DFT怎么做?PCB工程师面试从测试点到ICT飞针

浏览量:87
时间: 2026-09-08 08:59:05
PCB设计中级技术基础题

工程师用飞针测试设备检测PCB板

本文概述

可测试性设计(DFT)决定产品能不能快速、可靠地测试和返修,也是量产工程师和PCB工程师面试常考的实用题。面试官想听的不是“留几个测试点就行”,而是你懂不懂DFT的价值(测试覆盖率、量产效率)、测试点怎么设计(位置、尺寸、网络)、ICT与飞针测试的区别、以及和工艺的配合。本文从“DFT让产品可测可修”讲起,讲DFT的目的、测试点设计规范(焊盘尺寸、间距、网络可达性)、ICT针床与飞针测试的取舍、测试点对高速信号的影响,强调测试点参数依赖测试设备和工艺能力,不套固定值。

核心要点

  • DFT(可测试性设计):在设计阶段保证产品能快速可靠地测试和返修

  • 测试点作用:ICT/飞针/在线检测需要可接触的网络焊点,覆盖率决定测出故障的能力

  • 测试点设计:尺寸、间距、形状满足测试探针要求,关键网络(电源、地、控制)都要可测

  • ICT针床测试:整板并行测、快、适合量产,但治具贵、只适合稳定板型

  • 飞针测试:探针逐个测、灵活、适合小批量/研发,速度慢

  • 注意:高速信号上加测试点会影响信号完整性,要权衡或做预留

PCB的可测试性设计(DFT)怎么做?测试点怎么加?ICT和飞针测试有什么区别?

面试官考察点

考察点拆解

面试官问DFT,重点考察:第一,你懂不懂DFT是干什么的、为什么重要;第二,你会不会设计测试点(尺寸、位置、网络覆盖);第三,你懂不懂ICT和飞针测试的区别和适用场景;第四,你有没有量产经验,知道测试和工艺怎么配合。

追问方向:测试点怎么加、ICT和飞针区别、测试点对高速信号影响、怎么保证覆盖率、DFT什么时候做。

回答思路

答题主线

建议按“DFT作用 → 测试点设计 → ICT与飞针 → 高速与工艺注意”来答,体现从设计到量产的完整认知。

  1. 先讲DFT作用:可测、可修、覆盖率。

  2. 讲测试点:尺寸、位置、网络。

  3. 讲测试方式:ICT vs 飞针。

  4. 讲注意:高速信号、工艺配合。

参考回答

我先讲DFT是干什么的,再讲测试点怎么设计。

第一,DFT的作用。可测试性设计(Design for Test)是在设计阶段就把“怎么测、怎么修”考虑进去:保证产品下线后能快速定位故障、方便返修,提高生产测试覆盖率和量产效率。DFT做不好,故障测不出来或返修困难,会直接拖累良率和交付。

第二,测试点设计。测试点是为测试设备(ICT针床、飞针)提供的可接触焊点:

  • 尺寸/间距:满足测试探针要求(针径、间距),按测试设备和工艺能力定;

  • 位置:尽量放在同一面、分布均匀,方便治具和飞针;

  • 网络覆盖:关键网络(电源、地、复位、控制、通信)都要有测试点,覆盖率决定能测出多少故障;

  • 形状:一般用方形/圆形焊盘,避免被元件遮挡。

第三,ICT与飞针测试。

  • ICT(针床测试):用定制针床治具一次接触整板所有测试点,并行测量电阻、电容、开路短路等,速度快、适合大批量量产,但治具贵、板型变更要重做治具;

  • 飞针测试:探针按程序逐个移动到测试点测量,不用治具、灵活,适合小批量、研发和板型多变的场景,但速度慢。

选哪种按产量和板型稳定性:大批量稳定用ICT,小批量研发用飞针。

第四,注意。高速信号上直接加测试点会增加stub,影响信号完整性,可以留测试焊盘(stub尽量短)或只留必要的;DFT要和DFM配合(测试点不能被元件/丝印遮挡),在设计阶段就规划好,不要等投板后才发现没法测。

面试官可能追问

追问 1:测试点怎么设计?
测试点做成探针可接触的焊盘:尺寸间距满足测试设备要求(按针径和最小间距定),位置尽量同一面、分布均匀、避开元件遮挡,网络覆盖要全(电源、地、关键控制、通信都留)。保证测试探针能稳定接触且不短路相邻点。
追问 2:ICT和飞针测试有什么区别?怎么选?
ICT用定制针床一次接触全板并行测,速度快、适合大批量量产,但治具贵、换板型要重做;飞针用探针逐个测,不用治具、灵活、适合小批量研发,但速度慢。按产量和板型稳定性选:大批量稳定用ICT,小批量多变用飞针。
追问 3:测试点对高速信号有影响吗?
有。高速信号上直接加测试点会形成stub(多余分支),增加反射和阻抗不连续,影响信号质量。处理:stub尽量短、测试点放在不影响走线的位置、或只保留必要测试点、高频场景考虑用探针直接测走线。要和信号完整性权衡。
追问 4:怎么保证测试覆盖率?
覆盖率取决于可接触网络的比重:把关键网络(电源、地、复位、控制、总线)都设计成可测(有测试点),分析原理图确保故障能通过测试点暴露。设计阶段做覆盖率评估,量产后再根据失效模式补充测试项。
追问 5:DFT应该在什么阶段做?
在设计阶段就做:原理图阶段规划测试网络,PCB布局阶段安排测试点位置、尺寸和可接触性,投板前检查DFT(测试点无遮挡、可接触)。如果等投板后才发现测不了,改板成本高、耽误量产,所以DFT是前端设计的一部分。

常见失分表达

✗ “测试点随便放几个就行” — 不规划网络覆盖,关键网络测不了,覆盖率低。
✗ “高速信号直接加测试点” — stub影响信号完整性,要权衡或缩短stub。
✗ “ICT和飞针一样” — 治具/速度/适用场景完全不同,选错成本高。
✗ “DFT是测试部门的事” — DFT要在设计阶段做,前端不做后端返修困难。
✗ “测试点被元件挡住也没关系” — 探针接触不到测试点等于没有,要和布局配合。

准备动作

1
找一块自己设计过的板子,检查测试点覆盖率,看哪些网络漏了
2
了解ICT和飞针测试设备的探针规格,理解测试点尺寸要求
3
研究高速信号测试点的stub影响,理解DFT与SI的权衡
4
整理一份DFT检查清单:测试点位置、尺寸、遮挡、覆盖率

核心关键词

PCBDFT可测试性设计测试点ICT飞针测试测试覆盖率量产stub


声明:本网站所收集的部分公开资料来源于互联网,转载的目的在于传递更多信息及用于网络分享,并不代表本站赞同其观点和对其真实性负责,也不构成任何其他建议。仅供学习交流使用,不构成商业目的。版权归原作者所有,如果您发现网站上有侵犯您的知识产权的作品,请与我们取得联系,我们会及时删除。侵权投诉
相关推荐HOT
Linux设备树怎么编写与解析?嵌入式Linux面试Device Tree核心考点

嵌入式Linux中等难度技术面试设备树驱动开发本文概述Linux设备树是嵌入式Linux面试的高频考点。设备树用树形结构描述硬件信息,替代传统的板级硬编码,实现... 详情>>

2026-08-26 17:25:17
电子工程师职业发展路线有哪些方向?面试职业规划题

📂 分类:其他类面试📊 经验级别:基础⭐ 难度:★☆☆☆☆📝 题型:职业规划题本文概述电子工程师的职业发展路线主要有三条:走纯技术路线成为技术专家,走管理... 详情>>

2026-08-10 11:39:20
辐射骚扰RE怎么测试与整改?30MHz-1GHz怎么定位?EMC工程师面试

一句话答案RE 测产品通过空间辐射的噪声,在半电波暗室用接收天线测 30MHz~1GHz;超标定位靠近场探头找辐射源(电缆、时钟、开关节点),整改靠屏蔽、滤波、... 详情>>

2026-09-16 10:11:55
射频匹配网络怎么设计?射频工程师面试从Smith圆图讲到阻抗变换

射频电路中级技术基础题本文概述阻抗匹配是射频电路设计的核心,目标是让源阻抗和负载阻抗共轭匹配,实现最大功率传输。面试中需要讲清匹配的前提(工作频率、目标阻抗、带... 详情>>

2026-08-30 10:54:10
SRAM和DRAM的区别

DRAM比SRAM要慢, 但造价更低, 容量也比SRAM⼤得多, 在计算机中主要⽤来做内存, 物尽其⽤。理解 了结构, 就能理解性质, 然后就决定了⽤途。静态随... 详情>>

2024-03-15 17:12:29
开班信息