高速差分信号线在PCB上布线时要遵守哪些规范？电子面试要从间距讲到阻抗匹配-凡亿面试

分类：电子工程师面试题经验级别：中级难度：中高级题型：布线规范

📖 本文概述

高速差分信号线布线规范是电子工程师面试高频题。本文从对内偏斜、线间距设定、参考平面完整性、换层过孔处理和端接规范五个维度展开，帮助面试者给出结构化的回答。

🔑 核心要点速览

对内偏斜控制在信号上升时间的十分之一以内
线间距按奇偶模阻抗要求设定，通常为线宽的2~3倍
参考平面完整无分割，禁止跨分割缝走线
换层时两侧对称放置接地过孔保持回流连续
端接位置和方式需匹配具体协议要求

面试题

高速差分信号线在PCB上布线时，需要遵守哪些规范？间距、等长、参考平面分别怎么处理？

差分信号布线是高速PCB设计中最考验基本功的环节，面试中考的不只是"3W原则"这种口诀，而是你对阻抗、串扰和回流的理解深度。

回答思路

第一，对内等长偏斜控制。差分对的两条线长度差异（对内偏斜）直接影响差分信号的时序质量。偏斜量需要控制在信号上升时间（Tr）的十分之一以内。例如信号上升时间为500ps，在FR4板材中（传播速率约15cm/ns），偏斜对应长度容差大约在7.5mm以内。具体数值取决于协议规范，USB、PCIe、以太网各有不同要求。

第二，线间距的设定。差分对的线间距影响奇模阻抗和偶模阻抗的对称性。间距太近会导致对外耦合增强（容易被外部干扰影响），间距太远则差分对的共模抑制能力下降。工程经验上，间距通常设定为线宽的2~3倍。精确值需要通过阻抗仿真工具（如Si9000）根据叠层参数计算。

第三，参考平面完整性。差分线全程下方必须有完整、连续的参考平面（地平面或电源平面）。参考平面上的分割缝、过孔阵列密集区都会导致阻抗突变。如果差分线必须跨越平面分割区域，需要在分割缝两侧加跨接电容或 bridging 过孔来维持回流路径。

第四，换层过孔处理。差分信号换层时，信号过孔会产生残桩效应和阻抗不连续。需要在每个信号过孔旁边对称放置接地过孔，保证回流路径从上层参考平面平滑过渡到下层参考平面。对于速率较高的信号（如5Gbps以上），还需要考虑背钻去除残桩。

第五，端接位置和方式。不同协议对端接的要求不同。有的要求串联端接电阻靠近发送端，有的要求并联端接靠近接收端。端接电阻的布局位置要紧贴芯片引脚，走线越短越好，避免 Stub 效应。端阻的封装选择也要考虑寄生参数的影响。