0
收藏
微博
微信
复制链接

Altium Designer软件如何设置等长误差

2022-11-02 09:29
1124

DDR的设计中,需要对数据线及地址线进行分组及等长来满足时序匹配,通常DDR的数据线之间的长度误差需要保证在50mil以内,地址线的长度误差需要保证在100mil以内。

执行菜单命令【设计】-【规则】或者使用快捷键DR打开规则约束器,在“High Speed-Matched Lengths”右键创建一个新的规则,然后在新规则输入所要等长组的名称,如图1所示,是数据线D0-D7一组的数据线进行等长,在“Where The Object Matches”中选择已经在Class中创建好的数据组D0-D7,且设置长度公差为50mil,点击“应用”即等长误差设置完成。

image.png

声明:本文凡亿教育原创文章,转载请注明来源!

登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

凡亿课堂

凡亿课堂,专注电子设计职业技能培训,让知识链接价值,硬科技知识学习平台~

开班信息