0
收藏
微博
微信
复制链接

【电子设计基本概念100问解析】第86问 什么是LDO电路?

2021-04-27 16:47
2175

答:LDO即low dropout regulator,是一种低压差线性稳压器,使用在其线性区域内运行的晶体管或 FET,从应用的输入电压中减去超额的电压,产生经过调节的输出电压。所谓压降电压,是指稳压器将输出电压维持在其额定值上下 100mV 之内所需的输入电压与输出电压差额的最小值。正输出电压的LDO(低压降)稳压器通常使用功率晶体管(也称为传递设备)作为 PNP。这种晶体管允许饱和,所以稳压器可以有一个非常低的压降电压,通常为 200mV 左右;与之相比,使用 NPN 复合电源晶体管的传统线性稳压器的压降为 2V 左右。负输出 LDO 使用 NPN 作为它的传递设备,其运行模式与正输出 LDO 的 PNP设备类似。更新的发展使用 MOS 功率晶体管,它能够提供最低的压降电压。使用 功率MOS,通过稳压器的唯一电压压降是电源设备负载电流的 ON 电阻造成的。如果负载较小,这种方式产生的压降只有几十毫伏。

    低压降(LDO)线性稳压器的成本低,噪音低,静态电流小,这些是它的突出优点。它需要的外接元件也很少,通常只需要一两个旁路电容。新的LDO线性稳压器可达到以下指标:输出噪声30μV,PSRR为60dB,静态电流6μA(TI的TPS78001达到Iq=0.5uA),电压降只有100mV(TI量产了号称0.1mV的LDO)。 LDO线性稳压器的性能之所以能够达到这个水平,主要原因在于其中的调整管是用P沟道MOSFET,而普通的线性稳压器是使用PNP晶体管。P沟道MOSFET是电压驱动的,不需要电流,所以大大降低了器件本身消耗的电流;另一方面,采用PNP晶体管的电路中,为了防止PNP晶体管进入饱和状态而降低输出能力, 输入和输出之间的电压降不可以太低;而P沟道MOSFET上的电压降大致等于输出电流与导通电阻的乘积。由于MOSFET的导通电阻很小,因而它上面的电压降非常低。

    LD0的四大关键数据是压差Dropout、噪音Noise、电源抑制比(PSRR)、静态电流Iq,所以我们在选择应用LDO的时候,尽量结合这四大要素去进行选择即可。 


登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

电路之家

专注电子、科技分享,对电子领域深入剖解

开班信息