【Allegro封装库设计50问解析】第36问 PCB中导入第三方网表后提示找不到封装文件怎么处理呢？

答：我们在进行PCB设计的时候，都是在PCB布局完成之后，在PCB中进行规则设置，但是很多原理图工程师喜欢在原理图中设置规则，这样导入网表之后，PCB加入的规则就会被冲掉，我们这里讲解一下，如何不将原理图的中所添加的规则导入到PCB中，具体操作的步骤如下所示：

答：我们这里所说的铜皮避让区域，一般指的是手动去对铜皮进行修整过的地方。在处理相同模块的时候，这个手动进行调整过的地方是可以进行复制的，这里讲解一下，如何对修整好的铜皮避让区域进行复制以及其它操作，具体如下：

答：我们输出贴片坐标文件，执行File-Export，选择Placement，输出的坐标文件，输出的文件是文本文件，为了贴片更方便一些，我们这里讲解下如何从Allegro软件中导出Excel格式的贴片坐标文件，操作如下：

答：这里所说的多余的走线、多余的过孔，指的就是不连接任何地方或者多出来的一截线段，过孔就是不需要打孔地方，打了过孔，这些在最终的PCB文件中都需要将这些多余的线与过孔进行删除，我们这里讲解一下，如何而去定位多余的走线、多余的过孔：

答：我们在Allegro中进行设计的时候，总会遇到这样的问题，创建类的时候，可供选择的选项太多，这里我们对这些不同的类做一个说明：