0
收藏
微博
微信
复制链接

Altium Designer 26-AIOT物联网主板功能框图

2026-11-09 16:08
36

Altium Designer 26-AIOT物联网主板功能框图

图1-1 AIOT物联网主板功能框图
图1-1 AIOT物联网主板功能框图

15.2结构设计

产品规划阶段推荐选择能在主控下方摆放电容的结构设计,这样滤波电容可以很好地起到滤波作用。此实例采用长方形形板型进行设计,便于结构件开模及整机内部空间规划如图1-2所示,并对其相关参数做如下要求。

(1)板厚1.6mm,标准六层板厚度,兼顾机械强度与成本控制。

(2)接插件大部分放置在TOP层,BOTTOM层可放置0402等元件。

(3)为阻止螺钉干涉,螺钉孔位2mm内禁止布局元件。

(4)LED指示灯:IR/LED位于板边,需在外壳对应位置设计导光柱或开孔。

(5)按键:若需外部操作,外壳对应位置设计按键顶针或开孔。

图1-2 长方形板型结构
图1-2 长方形板型结构

15.3层叠结构及阻抗控制

为了减少高速信号传输中的反射,必须在信号源、接收端及传输线上保持阻抗匹配。单端信号线的特性阻抗由线宽以及它与参考平面之间的相对位置决定;而特定阻抗要求的差分对,其线宽与线距则取决于所选的PCB叠层结构。由于最小线宽和最小线距受PCB工艺类型与成本限制,选定的叠层方案必须能够实现板上所有的阻抗需求,包括外层与内层、单端与差分等各种情况。

关于PCB层定义的推荐方案:在实际确定层叠排布时,应对上述原则灵活掌握,根据具体设计需求来规划信号层、电源层和地层的顺序与分布,切忌生搬硬套。RK3576平台目前主要采用6层通孔和8层通孔等叠构。以下给出的叠构范例,可为工程师在叠层选择与评估时提供指导和参照。如果设计中选用了其他类型的叠构,则务必依据PCB厂商提供的规格参数,重新进行阻抗计算。

1 层叠结构推荐选择

为获得更优的信号质量,6层板推荐采用一种“假8层”的堆叠方式,其特点是将第3层和第4层之间的介质厚度加大,使这两层间距拉远。建议的层叠排布为:TOP–GND–POWER–Signal/POWER–GND–Bottom。其中,顶层信号层L1以L2作为参考平面,底层信号层L6以L5作为参考平面;内层信号层L4的参考平面为L3和L5,通常以L5为主要参考,实际需结合具体叠构确认。对于1.6mm板厚,可参考下图的叠层方案,设计时也可根据目标板厚调整芯板的厚度。需要提醒的是,采用假8层设计前,建议将其实际采购成本与标准8层板进行对比。若成本上并无优势,则更推荐直接选用8层板的方案,如图1-3所示。

在6层板的叠构设计中,推荐的层排列顺序为TOP–GND–POWER–Signal/POWER–GND–Bottom。顶层信号层L1以L2层作为参考平面,底层信号层L6以L5层作为参考平面。内层信号层L4则同时参考L3和L5两层,并以L3作为其主要参考平面,实际情况需结合具体叠构方案来判定。如图1-4中展示了板厚1.6mm时的叠层参考示例,实际应用时可根据板厚需求调整芯板(Core)的厚度。

图1-3 假8层叠层结构示意
图1-3 假8层叠层结构示意
图1-4 6层叠层结构示意
图1-4 6层叠层结构示意

2 阻抗控制

一般来说,RK3576AIoT主板中设计中存在以下几种阻抗控制要求。

(1)单端信号走线控制50Ω阻抗。

(2)Wi-Fi天线,隔层参考50Ω阻抗。

(3)HDMI、LVDS等差分走线控制100Ω阻抗。

(4)USB、Type-C等差分走线控制90Ω阻抗。

(5)4G模块差分走线控制85Ω阻抗。

综合前面的阻抗计算方法及层叠要求,进行如下阻抗设计。

方案一,采用TOP–GND–POWER–Signal/POWER–GND–Bottom假八层叠结构,阻抗设计要求如表1-1所示。

表1-1方案一的层叠阻抗设计要求

方案二,采用TOP–GND–POWER–Signal/POWER–GND–Bottom层叠结构,阻抗设计要求如表1-2所示。

表1-2方案二的层叠阻抗设计要求

15.4通用设计要求

1 走线宽度及过孔

根据生产及设计难度,推荐过孔尺寸全局为8/16mils,BGA区域过孔尺寸最小为8/14mils,BGA外部走线宽度为4mils及以上,BGA区域出线困难的地方需要3.5mil以上。

2 3W原则

为了抑制走线串扰,走线间尽量遵循3W原则,差分线Space满足4W原则,如图1-5所示。

3 20H原则

为了抑制电源辐射,PWR层尽量遵循20H原则,如图1-6所示。不过一般按照经验值,GND层相对于板框内缩20mils,PWR层相对于板框内缩60mils,即PWR层相对于GND层内缩40mils。在内缩的距离里面隔150mils左右放置一圈地过孔。

20H原则:即将PWR层内缩,使得电场只在GND层的范围内传导,以一个H(PWR层与GND层之间的介质层厚度)为单位,内缩20H可以将70%的电场限制在接地边沿内,内缩100H可以将98%的电场限制在接地边沿内。

图1-5 走线间距要求图
图1-5 走线间距要求图
图1-6 20H原则及屏蔽地过孔的放置
图1-6 20H原则及屏蔽地过孔的放置

4 元件布局的规划

TOP层主要用来摆放主要元件及信号走线,如CPU、LPDDR4、PMU、EMMC等;BOTTOM层主要用来摆放滤波电容等小元件,如果结构允许,则也可摆放大元件,比如该板子的WiFi射频模块,一般情况只考虑放置0402的电阻、电容,其他元件都建议放在正面。

5 屏蔽罩的规划

在TOP层加屏蔽罩,可以降低EMI及提高产品的可靠性;同时,可以利用屏蔽罩作为主控的散热器,改善整机的散热效果。此板计划添加4个屏蔽罩,如图1-7所示。

图1-7 屏蔽罩的规划
图1-7 屏蔽罩的规划
图1-7 屏蔽罩的规划

(1)主控核心模块。

(2)电源及PMU模块。

(3)Wi-Fi/BT模块。

(4)功放音频模拟部分。

6 铺铜完整性

图1-8 铺铜完整性的要求
图1-8 铺铜完整性的要求

铺铜完整性的要求如图1-8所示。设计上保证主控下方铺铜的完整性及连续性,能够提供良好的信号回流路径,提高信号传输质量和产品的稳定性,同时可以提高铜皮的散热性能。

7 散热处理

在RK3576AIoT主板设计中,散热设计应围绕主要热源器件和大电流电源路径展开。其中,RK3576是整板发热量较大的核心器件,PMIC、充电IC、背光IC、DSI转LVDS芯片及相关电感也会产生一定热量。此外,大电流电源走线若设计不合理,也会增加局部温升。

PCB散热设计可从以下几个方面进行优化:

1、合理规划热源布局

大功耗器件应尽量分散布局,避免热量集中。RK3576与RK806S-5等电源管理器件不宜过近,也不宜距离过远,建议保持适当间距,并避免放置在板边不利散热的位置。

2、增加铜箔散热面积

采用6层结构,铜厚可优先考虑1OZ。除电源和信号布线区域外,其余区域应尽量铺设完整GND铜皮,利用大面积铜箔提升导热能力。

3、保证大电流电源网络载流能力

RK3576的LOGIC_DVDD、GPU_DVDD、NPU_DVDD、CPU_BIG_DVDD、CPU_LIT_DVDD、DDRPHY_DVDD等电源网络电流较大,应根据实际电流需求设置足够的走线宽度或覆铜面积,避免因铜皮不足导致压降和温升增加。

4、优化芯片底部散热通道

对带散热焊盘的器件,应在散热焊盘区域布置足够数量的散热过孔,并保证相邻层为完整GND平面。芯片背面铜皮应尽量保持连续,必要时可做裸铜处理,以增强散热效果。

5、加强RK3576接地散热设计

RK3576的GND管脚建议在顶层采用较宽走线或网格状连接,并增加接地过孔数量,使热量能够通过GND网络传导至内层及背面铜皮。芯片背面去耦电容的GND焊盘建议采用实连接,避免使用花焊盘,以提高导热能力。

6、增加辅助接地过孔

在不破坏电源完整性的前提下,可在板上空旷区域适当增加接地过孔,形成更多垂直导热通道,提升整板散热能力。

8 后期处理要求

1)关键信号需要增加丝印说明,如电池焊盘引脚、接插件的脚序等。

2)芯片1脚需要有明显的标注,且标注不能重叠或隐藏在元件本体下。

3)确认方向元件1脚位置正确。

4)在接插件焊接脚位置添加文字标注,方便后期调试。


登录后查看更多
0
评论 0
收藏
侵权举报
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。

热门评论0

相关文章

凡亿教育

凡亿教育打通了“人才培养+人才输送”的闭环,致力于做电子工程师的梦工厂,打造“真正有就业保障的电子工程师职业教育平台”。帮助电子人快速成长,实现升职加薪。 为了满足学员多样化学习需求,凡亿教育课程开设了硬件、PCB、仿真、电源、EMC、FPGA、电机、嵌入式、单片机、物联网、人工智能等多门主流学科。

开班信息